Схемы триггеров rs на логических элементах

Последовательностные функциональные узлы. Триггеры

=== Скачать файл ===

Триггеры: RS, JK, D, T, принцип действия, видео, практическое приминение

/ _16Л_Триггеры

Они предназначены для запоминания двоичной информации. Использование триггеров позволяет реализовывать устройства оперативной памяти то есть памяти, информация в которой хранится только на время вычислений. Однако это не единственная их область применения. Триггеры широко используются для построения цифровых устройств с памятью, таких как счётчики , преобразователи последовательного кода в параллельный, последовательные порты или цифровые линии задержки, применяемые в составе цифровых фильтров. Следует отметить, что выпускникам ВУЗов, не знающим принципы работы триггеров, достаточно сложно найти работу. Поэтому изучению данного материала следует уделить особое внимание. Простейшая схема триггера, позволяющая запоминать двоичную информацию, может быть построена на двух логических инверторах, охваченных положительной обратной связью. Если логическая единица присутствует на выходе Q, то на инверсном выходе триггера будет присутствовать логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот, если на выходе триггера Q присутствует логический ноль, то на инверсном выходе будет присутствовать логическая единица. Описанная ситуация на выводах триггера будет сохраняться до тех пор пока включено питание. Для этого в схеме потребуются входы записи нуля и записи единицы. RS-триггер получил название по названию своих входов. Устанавливать означает записывать логическую единицу. Для реализации RS-триггера воспользуемся логическими элементами '2И-НЕ'. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента '2И-НЕ' Q присутствует логический ноль, то на выходе нижнего логического элемента '2И-НЕ' появится логическая единица. Эта единица подтвердит логический ноль на выходе триггера Q. Если на выходе верхнего логического элемента '2И-НЕ' Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента '2И-НЕ' появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть, при единичных уровнях на входах R и S, схема RS-триггера работает точно так же, как и схема триггера на инверторах. Подадим на вход S триггера нулевой потенциал. Согласно таблице истинности логического элемента '2И-НЕ' на выходе Q появится единичный потенциал. Это приведёт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу. Точно так же можно записать в триггер и логический ноль. Для этого следует воспользоваться входом R. Составим таблицу истинности RS-триггера. RS-триггер можно построить и на логических элементах '2ИЛИ-НЕ'. Единственное отличие в работе этой схемы триггера будет заключаться в том, что его сброс и установка будет производиться единичными логическими уровнями. Эти особенности реализации схемы триггера связаны с принципами работы инверсной логики, которые рассматривались ранее. Так как RS-триггер при построении его на логических элементах '2И-НЕ' и '2ИЛИ-НЕ' работает одинаково, то его условно-графическое изображение на принципиальных схемах тоже одинаково. Для измерения логических уровней на выходе триггера чаще всего применяются логические пробники, в качестве которых в простейшем случае можно использовать светодиод с токоограничивающим резистором. В качестве источника логического сигнала можно применить механические тумблеры. Схема RS-триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс в цифровых схемах этот процесс называется 'опасные гонки' , то запоминать состояния логической схемы в триггерах нужно только в определённые моменты времени, когда все переходные процессы закончены. Это означает, что большинство цифровых схем требуют сигнала синхронизации тактового сигнала. Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными триггерами. Для того чтобы отличать от них рассмотренные ранее варианты триггеров RS-триггер и триггер Шмитта эти триггеры получили название асинхронных. Формировать синхронизирующие сигналы с различной частотой и скважностью при помощи генераторов и одновибраторов мы уже научились в предыдущих главах. Теперь научимся записывать в триггеры входные логические сигналы только при наличии разрешающего сигнала. Для этого нам потребуется схема, пропускающая входные сигналы только при наличии синхронизирующего сигнала. Такую схему мы уже использовали при построении схем мультиплексоров и демультиплексоров. Это логический элемент 'И'. В этой таблице символ x означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера. Как мы уже показали выше, RS-триггеры могут быть реализованы на различных логических элементах. При этом принцип их работы не изменяется. В то же самое время триггеры часто выпускаются в виде готовых микросхем или реализуются внутри БИС в виде готовых модулей , поэтому на принципиальных схемах синхронные триггеры обычно изображаются в виде условно-графических обозначений. В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Как видно из этой таблицы, данный триггер способен запоминать по синхросигналу и хранить один бит двоичной информации. В КМОП микросхемах вместо логических элементов 'И' используются обычные транзисторные ключи. При подаче высокого уровня синхросигнала C транзистор VT1 открывается и обеспечивает передачу сигнала с входа D на инверсный выход Q через инвертор D1. Транзистор VT2 при этом закрыт и отключает второй инвертор, собранный на транзисторах VT2 и VT3. При подаче низкого потенциала на вход C включается второй инвертор, который вместе с инвертором D1 и образует триггер. Во всех рассмотренных ранее схемах синхронных триггеров синхросигнал работает по уровню, поэтому триггеры называются триггерами, работающими по уровню. По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на его вход. Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту. До сих пор мы предполагали, что сигнал на входе триггера может принимать только два состояния: Однако синхроимпульс может прийти в любой момент времени, в том числе и в момент смены состояния сигнала на входе триггера. Если синхросигнал попадёт точно на момент перехода входным сигналом порогового уровня, то триггер на некоторое время может попасть в неустойчивое метастабильное состояние, при котором напряжение на его выходе будет находиться между уровнем логического нуля и логической единицы. Это может привести к нарушению правильной работы цифрового устройства. Состояние метастабильности триггера подобно неустойчивому состоянию шарика, находящегося на вершине конического холма. Такая ситуация иллюстрируется рисунком 1. Обычно триггер не может долго находиться в состоянии метастабильности и быстро возвращается в одно из стабильных состояний. Время нахождения в метастабильном состоянии зависит от уровня шумов схемы и использованной технологии изготовления микросхем. Временные параметры триггера в момент возникновения состояния метастабильности и выхода из этого состояния приведены на рисунке 2. Время t SU register setup time or t SU на этом рисунке это минимальное время перед синхроимпульсом, в течение которого логический уровень сигнала должен оставаться стабильным для того, чтобы избежать метастабильности выхода триггера. Время t H register hold time or t H это минимально необходимое время удержания стабильного сигнала на входе триггера для того, чтобы избежать метастабильности его выхода. Время состояния метатастабильности случайно и зависит от многих параметров. Вероятность того, что время метастабильности превысит заданную величину, экспоненциально уменьшается с ростом времени, в течение которого выход триггера находится в метастабильном состояние. Склонность триггеров к метастабильности обычно оценивается величиной, обратной скорости отказов. Это значение выражается как интервал времени между отказами. Его можно определить по формуле:. Для того чтобы можно было оценить эту величину, приведём таблицу для двух микросхем. Сравнительные характеристики КМОП и Bi-КМОП триггеров. Метастабильное состояние не всегда приводит к неправильной работе цифрового устройства. Если время ожидания устройства после прихода импульса синхронизации достаточно велико, то триггер может успеть перейти в устойчивое состояние, и мы даже ничего не заметим. То есть если мы будем учитывать время метастабильности tmet то метастабильность никак не скажется на работе остальной цифровой схемы. Это снизит вероятность возникновения метастабильного состояния. Для сравнения приведем MBTF для новой схемы. Сравнение производится тех же самых микросхем, что и в предыдущем примере. Фронт сигнала синхронизации, в отличие от высокого или низкого потенциала, не может длиться продолжительное время. В идеале длительность фронта равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять требования к длительности тактового сигнала. Триггер, запоминающий входную информацию по фронту, может быть построен из двух триггеров, работающих по потенциалу. Сигнал синхронизации будем подавать на эти триггеры в противофазе. Схема такого триггера приведена на рисунке Так как на вход синхронизации второго триггера тактовый сигнал поступает через инвертор, то когда первый триггер находится в режиме хранения, второй триггер пропускает сигнал на выход схемы. Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе 'D' схемы. Если первый триггер пропускает сигнал данных со своего входа на выход, то второй триггер в это время находится в режиме хранения и поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться. То, что триггер запоминает входной сигнал по фронту, отображается на условно-графическом обозначении треугольником, изображённым на выводе входа синхронизации. То, что внутри этого триггера находится два триггера, отображается в среднем поле условно-графического изображения двойной буквой T. Иногда при изображении динамического входа указывают, по какому фронту триггер или триггеры изменяет своё состояние. На рисунке 18 б обозначен динамический вход, работающий по заднему спадающему фронту сигнала. Промышленностью выпускаются готовые микросхемы, содержащие динамические триггеры. В качестве примера можно назвать микросхему ТМ2. В этой микросхеме содержится сразу два динамических триггера. Они изменяют своё состояние по переднему фронту сигнала синхронизации. Дата последнего обновления файла Вместе со статьей 'Триггеры' читают: RS-триггер Рассмотрим принцип работы RS триггера, выполненный по изображенной на рисунке 2 схеме подробнее У T-триггера имеется только один вход. После поступления на этот вход Поиск по сайту сервисом ГУГЛ. RS-триггеры RS-триггер получил название по названию своих входов. Схема RS-триггера на логических элементах '2И-НЕ'. Условно-графическое обозначение RS-триггера Для измерения логических уровней на выходе триггера чаще всего применяются логические пробники, в качестве которых в простейшем случае можно использовать светодиод с токоограничивающим резистором. Синхронные RS-триггеры Схема RS-триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс в цифровых схемах этот процесс называется 'опасные гонки' , то запоминать состояния логической схемы в триггерах нужно только в определённые моменты времени, когда все переходные процессы закончены. Таблица истинности синхронного RS-триггера. Условно-графическое обозначение синхронного RS-триггера. D-триггеры В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. Иллюстрация явления метастабильности Временные параметры триггера в момент возникновения состояния метастабильности и выхода из этого состояния приведены на рисунке 2. Временные параметры триггера при проявлении метастабильности Вероятность того, что время метастабильности превысит заданную величину, экспоненциально уменьшается с ростом времени, в течение которого выход триггера находится в метастабильном состояние. Его можно определить по формуле: Схема снижения вероятности возникновения метастабильного состояния на выходе триггера Для сравнения приведем MBTF для новой схемы. Временные диаграммы D-триггера Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе 'D' схемы. Условно-графическое обозначение D-триггера То, что триггер запоминает входной сигнал по фронту, отображается на условно-графическом обозначении треугольником, изображённым на выводе входа синхронизации. Цифровые устройства и микропроцессоры. М, Радио и связь, Уэкерли Проектирование цифровых устройств. Поиск по сайту сервисом Яндекс.

Муж игроман что делать

Познань на карте польши

Что делать если стесняешься гулять с парнем

Как настроить скорости на велосипеде видео

Как можно быстро вылечить горло

Целоватся в засос

Инстаграм неизвестная ошибка сети что делать самсунг

Масло чайного дерева инструкция по применению

Новости улан удэ 03

Сколько ст ложка дрожжей

1.1 понятие и сущность конкурентоспособности предприятия

Скачать технологические карты по изо 3 класс