Реализация устройства обработки информации - Коммуникации, связь, цифровые приборы и радиоэлектроника курсовая работа

Использование аппаратных и программных средств в устройствах обработки информации. Организация взаимодействия устройств, входящих в систему, при помощи микропроцессора. Описание микроконтроллера, процессорного блока, адаптера параллельного интерфейса.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Нужна помощь с учёбой? Наши эксперты готовы помочь!
Нажимая на кнопку, вы соглашаетесь с
политикой обработки персональных данных

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
1.3 Описание микроконтроллера i8086
2.3 Описание адаптера параллельного интерфейса
2.4 Программирование адаптера параллельного интерфейса
В настоящее время происходит очень быстрое развитие компьютерных технологий. Большинство цифровых систем строится на микропроцессорах или на микроконтроллерах. Управление различными технологическими процессами происходит при помощи микропроцессорных систем или при помощи технологических операций. Данные системы практически универсальны, так как они имеют очень высокое быстродействие и достаточную разрядность для обработки информации на производстве.
Микропроцессор представляет собой функционально законченное устройство, состоящее из одной или нескольких программно-управляемых БИС и служит для выполнения операций по обработке информации и управления вычислительным процессом. Центральное место в структуре микропроцессорного устройства занимает микропроцессор, который выполняет арифметические и логические операции над данными, программное управление процессором обработки информации, а также организует взаимодействие всех устройств, входящих в систему.
Для реализации устройств обработки информации (УОИ) используют аппаратные, программные, программные и аппаратно-программные средства. При аппаратных получают устройство обработки информации с «жесткой» логикой, что обеспечивает наибольшее быстродействие, но требует большие аппаратные затраты. При программных УОИ реализуется в виде программы для типовой универсальной микро-ЭВМ, предназначенной для встраивания непосредственно в разрабатываемые блоки. При аппаратно-программных предполагается разработка как программных, так и аппаратных средств на базе микропроцессоров (МП).
В данной расчетно-графической работе будет рассмотрен микроконтроллер i8086. Для этого необходимо знать архитектуру БИС и микропроцессорного комплекта, представлять взаимодействие БИС в системе и овладеть программированием, прежде всего на языке ассемблера.
Необходимо разработать микропроцессорную систему обработки данных на базе микроконтроллера i8086. Система кроме процессорного блока включает блок памяти, информационная емкость ОЗУ которого составляет 4К16 бит.
Количество входов параллельного интерфейса
Количество выходов параллельного интерфейса
Система состоит из микроконтроллера i8086, порты которого используются для вывода адреса ОЗУ, подключен адаптер параллельного интерфейса i8255. Взаимодействие микроконтроллера с внешней памятью и периферийными устройствами осуществляется по шине адреса. Данные передаются и принимаются микроконтроллером по шине данных. Управляющие сигналы передаются по шине управления.
ОЗУ подключены своими адресными входами к шине адреса и передают и принимают данные по шине данных. Адрес формируется на контактах портов РА - 8 младших разрядов и РС - старшие разряды. Обмен данными с ОЗУ микроконтроллер осуществляет через порт РА. Поэтому младшие разряды адреса на время обмена сохраняются на время обмена в регистре-защелке.
Структурная схема устройства приведена ниже на рис.1.
1.3 Описание микроконтроллера i8086
Схема цоколевки микроконтроллера i8086 приведена на рис.2
Рис. 2 Условное графическое обозначение микроконтроллера i8086
Шестнадцатиразрядный однокристальный МП выполняющий около 2 млн. операций в секунду. Синхронизируется тактовой частотой 25 МГЦ. Имеет 20-ти разрядную шину адреса, что позволяет обеспечить прямую адресацию 1 Мбайт внешней памяти. Область адресного пространства памяти разбита на сегменты по 64 Кб. Такая организация памяти обеспечивает удобный механизм вычисления физических адресов. ША и ШД мультиплексированы. При организации вычислительных систем их нужно разделить (регистры-защелки). МП может обращаться как к памяти, так и к внешним устройствам. При обращении к внешним устройствам используются 16 младших линий ША. Следовательно можно подключить 64 К 8-битных внешних устройств, либо 32 К 16-ти разрядных. МП имеет многоуровневую систему прерываний: 256 векторов прерываний. Данный МП является дальнейшим совершенствованием К580ВМ80. Система команд сходна, но более расширена. Программное обеспечение легко переводится с одного МП на другой.
NMI - запрос на немаскируемое прерывание
INTR - запрос на маскируемое прерывание
CLK - выход ГТИ для управления памятью
READY - выход готовности генератора
TEST - проверочный вход, используется в команде WAIT для организации холостых тактов: «1» - МП выполняет «0», с периодичностью 5 Т проверяет состояние этого сигнала
S0-S2 - предназначены для подключения к центральному микропроцессору
LOCK - вход запрета освобождения системной шины: «1» - арбитру запрещается освобождать системную шину, не зависимо от его приоритета
RQ/GT - обеспечивает доступ к линии связи только одному МП. Выходы другого в этот момент находятся в 3-м состоянии. Дешифратор адреса определяет адрес всей конкретной схемы
MN/MX - минимальный / максимальный режимы, определяющие конфигурацию вычислительной системы. MN- ограничение объема памяти и т.д.
AD0-AD15 - мультиплексированная шина адреса/ данных
A16/S3-A19/S6 - мультиплексированные линии адреса состояния
BHE - разрешение старшего байта. Работает совместно с сигналом А0, обеспечивая механизм передачи информации по ШД
DEN - строб сопровождения данных для фиксации в регистры-защелки
ALE - строб сопровождения адреса в регистр-защелку
INTA - системный сигнал подтверждения прерывания
Основные технические характеристики:
· Тактовая частота От 0 до 5 МГц (i8086)
· Площадь кристалла (кв. мм): ~30 (по другим данным, 16 мм?)
· Максимальное тепловыделение: 1,75 Вт
· Разъём: нет (микросхема припаивалась к плате)
· Поддерживаемые технологии: 98 инструкций
· Корпус: 40-контактный керамический DIP
Процессорный блок состоит из микроконтроллера i8086, регистра защелки младшей части адреса RG. Адрес формируется на выходе портов РА - младшая часть adr(0..7) на внутренней шине AdrDat, которая попадает на системную шину адреса после регистра защелки Adr, и РС - старшая часть, которая непосредственно подается на системную Adr - разряды adr(8..15). Обмен данными с памятью и внешними устройствами, осуществляется как по внутренней шине Dat, которая совмещена с шиной младшей части адреса и подключена к порту РА dat(0..7)=adr(0..7), так и по порту РС.
Сигнал ALE является сигналом защелкивания младшей части адреса в регистр RG.
РD2, РD3 - линии приема запроса на прерывание по вводу данных от внешнего устройства, РD6 и РD7 - линии сигналов записи и чтения.
Количество ячеек внешнего ОЗУ N ОЗУ - 0,512 Кбайт
Количество входов параллельного интерфейса:
Количество выходов параллельного интерфейса:
Входная емкость логических схем нагрузки, С I - 5 пФ
Монтажные емкости всех цепей (С м = 20 пФ).
Согласно заданию количество ячеек памяти ОЗУ составляет N ОЗУ.
Разрядность ОЗУ n ОЗУ должна соответствовать разрядности обработки данных ЦП.
Информационная емкость С ОЗУ определяется по формуле:
Необходимое быстродействие ОЗУ определяется по временным диаграммам ЦП. Для МК i8086 время цикла записи (чтения) t С равно 3 Т МТ , где Т МТ - длительность машинного такта.
При частоте кварцевого резонатора f тг = 10 МГц время Т мт = 100 нс.
Время цикла микросхемы памяти t cy должно удовлетворять неравенству:
В качестве микросхемы ОЗУ выберем К537РУ17, поскольку она будет (прогнозируемо) наименее избыточна для данного случая. Для данной микросхемы памяти.
Рассчитаем число БИС ОЗУ в ряду матрицы:
где n БИС - разрядность выбранной микросхемы памяти. Квадратные скобки здесь и в дальнейшем показывают, что результат необходимо округлить до большего значения.
где N БИС - количество ячеек памяти выбранной микросхемы памяти.
Таким образом, число корпусов ОЗУ = 2.
Определяем токовую I DL и I DH и емкостную С D нагрузки для схем ввода информации в ОЗУ по формулам:
I DL = m c I IDL = 2 * 3,2 = 6,4 мА
C D = m c C ID + C m = 2 * 5 + 20 = 30 пФ
где I IDL , I IDH - входные токи логического 0 и логической 1 по информационным цепям выбранной БИС ОЗУ. C ID - входная емкость по информационному входу БИС ОЗУ.
Определяем токи нагрузки и емкостную нагрузку для схем ввода адреса по адресным цепям БИС ОЗУ по формулам:
C A = m C IA + C m = 2 * 5 + 20 = 30 пФ
где I IАL , I IAH - входные токи логического 0 и логической 1 по адресным цепям выбранной БИС ОЗУ. C IА - входная емкость по адресному входу БИС ОЗУ.
Определяем токи нагрузки I CSL и I CSH и величину емкостной нагрузки С CS по цепям выбора микросхем (CS) по формулам:
I CSL = m p I ICSL = 1 * 3,2 = 3,2 мА
C CS = m p C ICS + C m = 1 * 5 + 20 = 25 пФ
где I ICSL , I ICSH - входные токи логического 0 и логической 1 по цепям выбора (CS) БИС ОЗУ. C СS - входная емкость по цепям выбора (CS) БИС ОЗУ.
Рис. 3 Условное графическое обозначение ОЗУ К537РУ17
CS1, CS2 - chip select, чип выбора.
D0 ? D7 - шина данных ввода/вывода.
ОЗУ представляет собой статическое асинхронное оперативное запоминающее устройство.
2.3 Описание адаптера параллельного интерфейса
Адаптер параллельного интерфейса служит для расширения разрядности шины данных, а также приводит к повышению нагрузочной способности.
Адаптер параллельного интерфейса i8255 имеет три восьмиразрядных порта А, В и С с 3-м состоянием. Причем порт С разделен на две тетрады. Все три порта могут быть запрограммированы на ввод или вывод, причем каждая тетрада порта С может быть запрограммирована раздельно. Данные поступают в АПИ через шину данных D0…D7. С помощью сигнала CS осуществляется выбор кристалла, если сюда поступает низкий уровень сигнала, то порты будут установлены в 3-е состояние. А1, А0 - младшие разряды адреса, они служат для адресации внутренних регистров адаптера. Если количество линий ввода и вывода превышает возможности адаптера, то следует применить несколько адаптеров.
Рис. 4 Условное графическое обозначение АПИ i8255
CS - выбор кристалла, активный 0 - адаптер подключен к PPI, если 1 - адаптер имеет третье высокоимпедансное состояние.
A0, A1 - младшие разряды адреса, служат для адресации внешних регистров адаптера.
PA0 ? PA7 - 8-разрядный двунаправленный порт A с третьим состоянием.
PB0 ? PB7 - 8-разрядный двунаправленный порт B с третьим состоянием.
PB0 ? PB7 - разделен на 2 части, 8-разрядный двунаправленный порт С с третьим состоянием.
Адаптер имеет три режима роботы. Рассмотрим некоторые особенности каждого из режимов:
Режим 0 применяется в программно-управляемом вводе-выводе с медленно действующими периферийными устройствами. В режиме 0 базового ввода-вывода могут работать все три порта, причем порт С разделяется на два независимых четырехбитных порта.
Режим 1 - стробируемый ввод-вывод. Он предназначен для однонаправленных передач данных, инициируемых прерываниями. Собственно передача слов данных осуществляется через порты А и В, а шесть линий порта С используются для управления обменом. Данный режим предоставляет пользователю следующие возможности: запрограммировать один или два параллельных порта с линиями квитирования и прерывания, каждый из которых может работать на ввод или вывод; при использовании только одного порта остальные 13 линий запрограммировать в режиме 0; при определении двух портов в режиме 1 оставшиеся две линии порта С использовать для ввода или вывода в режиме 0. На рис. 5. приведено расположение линий порта С при вводе информации (рис. 5, а) и при выводе информации (рис. 5, б) через порты А и В, где
IO - ввод или вывод в зависимости от значения бита D4 слова приказа (СП).
IBF - ввод в буфер. Устанавливается в 1 и поддерживается в течении всего времени от записи данных (в А или В) до момента их чтения из МП.
STB - строб приема. По данному сигналу информация записывается в выбранный порт.
INT - запрос прерывания. Информирует МП о готовности данных к выводу. Подается на вход запрос прерывания ЦП.
OBF - выходной порт полон. Сигнализирует ВУ, что данные находятся в порту А или В.
ACK - подтверждение. ВУ подтверждает прием данных.
Режим 2 - совместный ввод - вывод с квитированием. Осуществляется только по порту А, при этом порт А используется для двунаправленной передачи данных, канал С - выполняет функции управления (квитирования) и прерываний. Порт В можно запрограммировать на ввод или вывод в режимах 0 или 1.
На рис. 6. Приведено расположение линий порта С в режиме 2.
Рис. 5 Распределение линий порта С: а) при вводе информации в порты А и В; б) при выводе информации.
Рис. 6 Расположение линий порта С в режиме 2.
2.4 Программирование адаптера параллельного интерфейса
Программирование адаптера заключается в загрузке слова приказа (СП) в регистр управляющего слова ICW1.
Формат данного регистра представлен ниже
· D6, D5 - режим работы для группы А
· D4 - ввод/вывод по порту А (вывод - 0, ввод - 1)
· D3 - ввод/вывод по порту C4…7 (вывод - 0, ввод - 1)
· D1 - ввод/вывод по порту B (вывод - 0, ввод - 1)
· D0 - ввод/вывод по порту C0…3 (вывод - 0, ввод - 1)
В данном случае слово приказа можно составить двумя способами:
- в режиме 0 задействовано всего 16 входов - 8 входов порта А и 8 входов порта В, которые работают на ввод;
- в режиме 0 задействовано всего 8 выходов - 8 выходов порта С, которые работают на вывод.
Напишем программу для инициализации АПИ в первом случае:
LDI DPTR, #RUS ;адрес регистра управляющего слова ->регистр
LDI @DPTR,A ;загрузка слова-приказа в РУС
В ходе выполнения работы была разработана система обработки данных с заданными параметрами ОЗУ и адаптера параллельного интерфейса. Были изучены основные способы разработки устройств обработки информации, базовые методы расчета количества микросхем ОЗУ для обеспечения необходимого количества ячеек памяти микроконтроллеру, способы планирования и синтеза схем на основе микроконтроллеров.
Выбор методов проектирования устройства обработки и передачи информации. Разработка алгоритма операций для обработки информации, структурной схемы устройства. Временная диаграмма управляющих сигналов. Элементная база для разработки принципиальной схемы. курсовая работа [1,8 M], добавлен 16.08.2012
Описание интегратора первого порядка. Обзор микроконтроллера AТmega16. Доопределение набора аппаратных средств. Схема включения микроконтроллера. Формирование тактовых импульсов. Организация сброса. Алгоритм работы и проектирование модулей устройства. курсовая работа [1,1 M], добавлен 19.12.2010
Разработка схемы блока чтения информации с датчиков, устройства сопряжения с аналоговым датчиком. Расчет электрических параметров микропроцессорной системы управления. Алгоритмы работы блока взаимодействия с оператором и обработки аварийных ситуаций. курсовая работа [2,0 M], добавлен 06.03.2016
Сигналы памяти и приемники изображения, устройства их обработки. Основные параметры элементов ПЗС: рабочая амплитуда напряжений, максимальная величина зарядного пакета, предельные тактовые частоты, мощность. Эффективность работы устройств обработки. реферат [46,4 K], добавлен 13.01.2009
Определение своего базового адреса, исходя из двух последних цифр шифра. Создание программы, обеспечивающей функционирование микропроцессорной системы ввода-вывода дискретной информации на базе БИС КР580 ВВ55 программируемого параллельного интерфейса. курсовая работа [328,7 K], добавлен 22.04.2014
Основное предназначение микроконтроллера PIC18F2550. Этапы изготовления микропроцессорного блока. Анализ микросхемы, предназначенной для обработки цифровой информации в соответствии с заданной программой. Характеристика принципиальной электрической схемы. курсовая работа [2,8 M], добавлен 07.06.2012
Анализ существующих методов и устройств для измерения высоты и дальности. Разработка структурной схемы микропроцессорного блока отображения информации и электрической принципиальной схемы блока измерительного преобразователя. Описание функций выводов. курсовая работа [3,5 M], добавлен 13.03.2012
Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д. PPT, PPTX и PDF-файлы представлены только в архивах. Рекомендуем скачать работу .

© 2000 — 2021



Реализация устройства обработки информации курсовая работа. Коммуникации, связь, цифровые приборы и радиоэлектроника.
Реферат На Тему Метод Иглоукалывания
Контрольная работа по теме Маркетинговое исследование рынка и товаров на нем
Курсовая Работа На Тему Усовершенствование Технологии Получения Изделий Из Полиамида Методом Литья Под Давлением
Космические Ресурсы Как Будущее Человечества Реферат
Возможности Математического Моделирования Функциональных Систем Организма Реферат
Классификация Нефтепродуктов Реферат
Контрольная Работа Номер 4 8 Класса
Дипломная работа по теме Пути повышения конкурентоспособности на примере Алтайского районного потребителького общества
Контрольная работа по теме Формирование российского государства в период правления Ивана IV (Грозного)
Отчет По Практике Продовольственный Магазин
Реферат по теме Формирование европейской коалиции против Наполеона
Реферат По Истории Денег
Рассказ Сочинение Христианский Часть 3
Написать Сочинение Как Я Провела
Контрольная работа по теме Физиология сельскохозяйственных животных
Контрольная работа по теме Экономический анализ медицинского центра
Клише Для Сочинения По Немецкому Языку
Микола Гусовский Песня Про Зубра Сочинение
Реферат по теме Понятие и виды трудового стажа
Курсовая работа: Следователь и его полномочия
Авторский стиль в колумнистике - Журналистика, издательское дело и СМИ дипломная работа
Оледенения и причины их возникновения - Геология, гидрология и геодезия курсовая работа
Основания и формы участия прокурора в гражданском процессе - Государство и право курсовая работа