Синтез микропрограммного автомата с жесткой логикой - Коммуникации, связь, цифровые приборы и радиоэлектроника курсовая работа

Главная

Коммуникации, связь, цифровые приборы и радиоэлектроника
Синтез микропрограммного автомата с жесткой логикой

Синтез цифровых схем, выбор элементной базы и анализ принципов построения управляющих автоматов с жесткой логикой. Граф-схемы алгоритмов умножения и деления чисел. Создание управляющего автомата типа Мили; выбор триггера, кодирование сигналов автомата.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Нужна помощь с учёбой? Наши эксперты готовы помочь!
Нажимая на кнопку, вы соглашаетесь с
политикой обработки персональных данных

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

1.2.1 Методы умножения двоичных чисел с фиксированной точкой
1.2.2 Двоичный сумматор прямого и дополнительного кода
1.2.3 Умножение двоичных чисел в прямом и дополнительном коде
1.2.5 Диапазон чисел представимых в форме с плавающей запятой
1.2.6 Деление чисел с плавающей запятой
2.1 Граф-схема алгоритма умножения двоичных чисел на ДСПК
2.2 Отмеченная граф - схема алгоритма умножения двоичных чисел на ДСПК
2.3 Граф-схема алгоритма умножения двоичных чисел на ДСДК по третьему методу
2.4 Отмеченная граф-схема алгоритма умножения двоичных чисел на ДСДК по третьему методу
2.5 Граф-схема алгоритма деление чисел с плавающей запятой
2.6 Отмеченная граф-схема алгоритма деление чисел с плавающей запятой
2.7 Матричная схема алгоритма умножения двоичных чисел на ДСПК
2.8 Матричная схема алгоритма умножения двоичных чисел на ДСДК по третьему методу
2.9 Матричная схема алгоритма деления с плавающей запятой
2.10 Объединенная граф-схема алгоритмов
2.11 Объединенная матричная схема алгоритмов
2.12 Синтез управляющего автомата типа Мили
2.12.3 Кодирование входных сигналов автомата
2.12.4 Кодирование выходных сигналов автомата
2.12.6 Формулы возбуждения триггеров
2.12.7 Формулы выходных сигналов триггеров
Еще несколько лет назад человек мог обходиться без компьютера, и не задумываясь шел в библиотеки для того что бы найти нужную информацию.
Но сейчас мы знаем, что это практически невозможно.
Этап развития вычислительной техники наступил с изобретением и созданием электронных вычислительных машин, которые работают автоматически, без участия человека, в соответствии с заранее заданной программой. Появление таких машин вызвано объективными условиями современного развития науки, техники и народного хозяйства. Во многих областях человеческой деятельности уже в середине ХХ века объем и сложность вычислительных работ настолько возросли, что решение некоторых задач без применения вычислительной техники было бы практически не возможным. Сейчас же обходиться без вычислительной машины практически не возможно. Вычислительная техника нашла свое применение во всех отраслях. В основном они используются: для решения сложных математических и инженерных задач, в качестве управляющих машин в промышленности и военной технике, в сфере обработки информации.
Курс “Теория автоматов” -- основной этап в изучении электронной вычислительной техники.
Обобщенно любую ЭВМ можно представить (согласно принципу академика В.М. Глушкова) в виде двух основных устройств: операционного (ОУ) и управляющего (УУ). Управляющее устройство вырабатывает распределенную во времени последовательность управляющих сигналов, порождающих в операционном блоке нужную последовательность микроопераций. То есть автоматически управляет вычислительным процессом, посылая всем другим устройствам сигналы, предписывающие им те или иные действия.
Генерируемая управляющими устройствами последовательность управляющих сигналов задается поступающими на его входы кодом операции, сигналами из операционного устройства, несущими информацию об особенностях операндов, промежуточных конечных результатов операций, а также синхросигналами, задающими границы тактов. Существует два основных типа управляющих автоматов:
Управляющий автомат с хранимой в памяти логикой. Каждой выполняемой в операционном устройстве операции, ставится в соответствие совокупность слов -- микрокоманд. То есть функции переходов и выходов управляющего автомата реализуются хранимой в памяти совокупностью микрокоманд.
Управляющий автомат с “жесткой”, или схемной логикой. Для каждой операции, задаваемой, например, кодом операции команды, строится набор комбинационных схем, которые в нужных тактах возбуждают соответствующие управляющие сигналы. Другими словами строится конечный автомат, в котором необходимое множество состояний представляется состояниями k запоминающих элементов. С целью приобретения навыков построения цифровых схем, их синтеза, выбора элементной базы, и анализа принципов построения управляющих автоматов, главная задача данного проекта -- проектирование и реализация устройства управления с «жесткой» логикой.
3) Умножение чисел, представленных в форме с фиксированной точкой на ДСПК
7) Умножение чисел с фиксированной точкой на ДСДК по 3 методу
27) Деление чисел с плавающей запятой.
Начертить содержательные граф - схемы алгоритмов (СГСА).
1.2.1 Методы умножения двоичных чисел с фиксированной точкой
Операция умножения чаще всего выполняется суммированием
сдвинутых на один или несколько разрядов частичных произведений.
Возьмем два числа a, b соответственно множитель и множимое и произведем операцию умножения с их модулями:
1) Анализируем разряд за разрядом множителя начиная с младших разрядов.
2) Если анализируемый разряд множителя равен единицы, то множимое прибавляется к сумматору, если же разряд множителя равен нулю то мы прибавляем нулевое значение множимого.
3) Множимое сдвигается каждый раз влево на один разряд после операции сложения.
4) Пункты 2 и 3 выполняются n раз. N- количество разрядов в множителе.
Частичное произведение - результат умножения множимого на соответствующий разряд множителя.
При точном умножении двух чисел количество значащих цифр произведения может в пределе достичь двойного количества значащих цифр сомножителей. Правила приближенных вычислений рекомендуют оставлять в произведении столько значащих цифр, сколько их содержится в наименее точном из сомножителей.
Сокращение количества операций сложения при реализации умножения достигается методами ускоренного умножения. Вначале рассмотрим обычные методы неускоренного умножения.
Умножение двоичных чисел наиболее просто выполняется в прямом коде. Знак произведения определяется путем сложения знаковых цифр
сомножителей по модулю 2. Процессом накопления суммы частичных произведений можно управлять с помощью цифр множителя в соответствии с выражением
где С - искомое произведение; А - множимое; В - множитель.
Метод 1 - умножение младшими разрядами множителя со сдвигом накапливаемой суммы частичных произведений вправо.
Выражение 1.0 для нахождения произведения С=АВ сводится к n-кратному выполнению цикла
Метод 2 - умножение младшими разрядами множителя со сдвигом множимого влево. Для данной схемы вычисление выражения 1.0 сводится к n-кратному выполнению цикла
где Аi=2Аi-1, при начальных значениях i=0; C0=0; A0=А..
Метод 3 - умножение старшими разрядами множителя со сдвигом суммы частичных произведений влево. Для данной схемы умножение двух чисел А и В сводится к n-кратному повторению цикла:
Метод 4 - умножение старшими разрядами множителя со сдвигом множимого вправо. Для данного способа умножение сводится к n-кратному выполнению цикла:
при начальных условиях i=0; А0=А; С0=0.
Вычислительная схема умножения для первого метода
Вычислительная схема умножения для второго метода
Вычислительная схема умножения для третьего метода
Вычислительная схема умножения для четвертого метода
1.2.2 Двоичный сумматор прямого и дополнительного кода
Двоичный сумматор прямого кода (ДСПК) - сумматор в котором отсутствует цепь поразрядного переноса между старшим цифровым и знаковым разрядами, поэтому на ДСПК складываются числа, имеющие одинаковые знаки; сумма чисел имеет знак любого из слагаемых.
Двоичный сумматор дополнительного кода (ДСДК) - сумматор, опирающий изображениями чисел в дополнительном коде и имеющий цепь поразрядного переноса из старшего цифрового в знаковый разряд. Правила сложения на ДСДК основаны на следующей теореме: сумму дополнительных кодов есть дополнительный код результата.
1.2.3 Умножение двоичных чисел в прямом и дополнительном коде
Пусть заданы машинные изображения двух чисел:
[A] np = Sg A ,a l, a 2 ...a n , [B] np = Sg B , b 1 b 2 ...b n .
При выполнении этой операции должны быть заданы структурная схема устройства, на котором производится операция, и метод умножения.
Чтобы процесс умножения происходил правильно, необходимо предусмотреть блокировку выработки сигнала переполнения, так как возможно временное переполнение на каком-то шаге умножения. Пример показывает, что в данном случае не обязательно иметь сумматор длиной 2п разрядов. Хранение «хвостов» произведения можно осуществлять в освобождающихся разрядах регистра множителя. Для этого достаточно обеспечить цепь передачи информации из младшего разряда сумматора в старший разряд регистра множителя.
Во всех приведенных ниже примерах будет применяться рассмотренный способ.
В случаях, когда числа в машине хранятся в дополнительных кодах , целесообразно все операции над числами производить на сумматоре дополнительного кода. Однако при этом возникает ряд особенностей, которые необходимо учитывать.
Произведение дополнительных кодов сомножителей равно дополнительному коду результата только в случае положительного множителя.
Пусть множимое А--любое число, т.е.А = [А]д, а множитель B>0. Тогда
На основании теоремы о сложении дополнительных кодов можно утверждать, что в правой части уравнения стоит дополнительный код результата.
Таким образом, умножение на сумматоре дополнительного кода заключается в анализе разрядов множителя и при b i =1 в прибавлении дополнительного кода множимого к содержимому сумматора. При этом должны осуществляться модифицированные сдвиги.
Теперь рассмотрим случай, когда множимое А--любое число, а множитель В<0. Тогда [B] д = 1,b 1 b 2 ...b n .
На основании можно записать, что B = [B] д -- 2, или B = 0, l 2 .... Следовательно, произведение чисел
AB = A(0, l 2 ...) = A*0, l 2 ...-A
Данная формула показывает, что при отрицательном множителе произведение дополнительных кодов операндов не равно дополнительному коду результата. Если ввести замену -- А на , то можно вывести следующее правило.
Если множитель отрицательный, то произведение чисел на сумматоре дополнительного кода получается прибавлением поправки [] к произведению дополнительных кодов сомножителей.
Таким образом, на сумматоре дополнительного кода в процессе перемножения машинных изображений операндов получаем одновременно знаковую и цифровую части произведения.
Плавающая запятая - форма представления дробных чисел, в которой число хранится в форме мантиссы и показателя степени. При этом число с плавающей запятой имеет фиксированную относительную точность и изменяющуюся относительную.
Наиболее частое представление утверждено в стандарте IEEE 754. Реализация математических операций с числами с плавающей запятой в вычислительных системах может быть как аппаратная, так и программная.
Преимущество использования представления чисел в форме с плавающей запятой над представлением в форме с фиксированной запятой (и целыми числами) состоит в том что можно использовать существенно большой диапазон значений при неизменной относительной точности. Например в форме с фиксированной запятой число, занимающее 8 разрядов в целой части и 2 разряда после запятой, может быть представлено в виде 123456,78; 8765,43 и так далее. В свою очередь в форме с плавающей запятой (в тех же 8 разрядах) мажно записать числа 1,234567; 1234567,80,00001234567 и так далее, но для этого необходимо двухразрядное дополнительное поле для записи показателей степени 10 от 0 до 16 10 , при этом общее число разрядов составит 8+2=10
· Мантиссы (выражающей значение числа без учета порядка)
· Знака мантиссы (указывающего на отрицательность или положительность числа)
· Порядка (Выражающего степень основания числа, на которое умножается мантисса)
1.2.5 Диапазон чисел представимых в форме с плавающей запятой
Диапазон чисел которых можно записать данным способом, зависит от количества бит отведенных для представления мантиссы, и показателя. На обычной 32-битной вычислительной машине, использующей двоичную точность (64 бита), мантисса составляет 1 бит знак + 52 бита, показатель - 1 бит знак + 10 бит. Таким образом получаем диапазон точности примерно от 4,9410 -324 до 1,7910 308 (от 2 -52 2 -1022 до 1 2 1024 ). Пара значений показателя зарезервирована для обеспечения возможности представления специальных чисел. К ним относятся значения NaN (Not a number, не число) и +/-inf (бесконечность), получающихся в результате операций типа деления на ноль нуля, положительных и отрицательных чисел. Так же сюда попадают денормализованные числа, у которых мантисса меньше единицы.
1.2.6 Деление чисел с плавающей запятой
Для получения частного от деления двух чисел, представленных в форме плавающей запятой, необходимо определить т с = m A /m B ,
Так как мантиссы делимого и делителя -- нормализованные числа, то при делении возможны случаи, когда |m A |=>|m B |; |m A |<|m B |.
Если мантисса делимого больше или равна мантиссе делителя, то в конце операции деления потребуется нормализация частного (нарушение правой границы). Таким образом, алгоритм деления начинается с операции вычитания делителя из делимого и записи единицы в целую часть частного. Все остальные действия над мантиссами аналогичны действиям над числами, представленными в форме с фиксированной запятой.
Если мантисса делимого меньше мантиссы делителя, то после операции вычитания на первом шаге получится отрицательный остаток, что означает нуль в целой части мантиссы частного и продолжение алгоритма деления по рассмотренным выше правилам для чисел, представленных в форме с фиксированной запятой. Таким образом, частное всегда получается в прямом коде, а действия над мантиссами осуществляются на ДСОК или ДСДК.
Так как при операции деления порядки чисел вычитаются (изображения складываются), то возможно переполнение разрядной сетки в сумматоре порядков. При переполнении в сторону отрицательных величин порядка мантисса результата превращается в машинный нуль, а порядку присваивается наибольшее отрицательное значение. Если делитель равен нулю, то также вырабатываются сигналы ц=1 и останов машины. Эти частные случаи предусмотрены при реализации алгоритмов в ЕС ЭВМ, где используется алгоритм деления без восстановления остатков. При этом мантисса делимого имеет длину в 2 раза больше, чем делитель, что иллюстрируется следующим примером:
Дешифратор (декодер) -- комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в -ичный одноединичный код, где - основание системы счисления. Логический сигнал, появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду.
Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).
Рис 1.2.7.1 - символическое изображение дешифратора
Принцип работы двоичного дешифратора
Пусть дешифратор имеет N входов, на них подано двоичное слово x N ? 1 x N ? 2 ...x 0 , тогда на выходе будем иметь такой код, разрядности меньшей или равной 2 N , что разряд, номер которого равен входному слову, принимает значение единицы, все остальные разряды равны нулю. Очевидно, что максимально возможная разрядность выходного слова равна 2 N . Такой дешифратор называется полным. Если часть входных наборов не используется, то число выходов меньше 2 N , и дешифратор является неполным.
2.1 Граф-схема алгоритма умножения двоичных чисел на ДСПК

Рисунок 2.1.1 - Граф-схема алгоритма умножения двоичных чисел на ДСПК
2.2 Отмеченная граф-схема алгоритма умножения двоичных чисел на ДСПК

Рисунок 2.2.1 - Отмеченная граф-схема алгоритма умножения двоичных чисел на ДСПК
2.3 Граф-схема алгоритма умножения двоичных чисел на ДСДК по третьему методу
Рисунок 2.3.1 - Граф-схема алгоритма умножения двоичных чисел на ДСДК по третьему методу
2.4 Отмеченная граф-схема алгоритма умножения двоичных чисел на ДСДК по третьему методу
Рисунок 2.4.1 - Отмеченная граф-схема алгоритма умножения двоичных чисел на ДСДК по второму методу
2.5 Граф-схема алгоритма деление чисел с плавающей запятой
Рисунок 2.5.1 - Граф-схема алгоритма деления с плавающей запятой
2.6 Отмеченная г раф - схема алгоритма деление чисел с плавающей запятой
Рисунок 2.6.1 Отмеченная граф-схема алгоритма деления с плавающей запятой
2.7 Матричная схема алгоритма умножения двоичных чисел на ДСПК
Матричная схема алгоритма умножения двоичных чисел G1 - умножение на ДСПК
2.8 Матричная схема алгоритма умножения двоичных чисел на ДСДК по третьему методу
Матричная схема алгоритма умножения двоичных чисел
2.9 Матричная схема алгоритма деления с плавающей запятой
Матричная схема алгоритма деления чисел с плавающей запятой
2.10 Объединенная граф - схема алгоритмов
Рисунок 2.10.1 - Продолжение объединенной граф-схемы алгоритмов
2.11 Объединенная матричная схема алгоритмов
Объединенная матричная схема алгоритмов находится в приложение А .
2.12 Синтез управляющего автомата типа Мили
Существует много триггеров, такие как триггер с раздельным входом, JK триггер, триггер со счетным входом и так далее. Из всех изученных триггеров я предпочел триггер со счетным входом. Так как он имеет один вход и один выход, следовательно нужна одна функция для управления этим триггером. Поэтому, при синтезировании автомата в качестве запоминающего элемента был использован триггер со счетным входом. Принцип работы триггера представлен в таблице 2.12.1.1
2.12.3 Кодирование входных сигналов автомата
Коды входных сигналов автомата Мили
2.12.4 Кодирование выходных сигналов автомата
Коды выходных сигналов автомата Мили
Закодированный автомат Мили в табличной форме
* - столбец Т содержит значения двоичных сигналов, подаваемых на триггера со счетным входом.
** - столбец У содержит значения битов выходного сигнала.
2.12.6 Формулы возбуждения триггеров
Запись формул возбуждения в базисе «или - не»:
Запись формул выходных сигналов в базисе «или - не»:
Судя по Таблица 2.12.2.1 - Коды состояний автомата Мили.
Количество состоянии микропрограммного автомата равно 28 следовательно чтобы получить эти состояния нужно как минимум 5 входных сигналов.
Значит нужный нам дешифратор или каскад дешифраторов удовлетворяю схеме 5x32.
Схема автомата находится в приложении В.
Начальным и конечным состоянием всех проверок является S 0 .
После тестирования, автомат дал верные результаты, то есть работа автомата корректна.
Выполнив данную курсовую работу. Мною были изучены, применены и усвоены методы арифметических операций в происходящих в процессоре, такие как:
1) Умножение с фиксированной точкой на ДСПК
2) Умножение с фиксированной точкой на ДСДК
В работе представлены все алгоритмы, и граф - схемы выше приведенных методов. А так же в приложениях имеется сама схема микропрограммного автомата.
Полученная схема микропрограммного автомата не была подвергнута минимизации вследствие чего время работы данного микропрограммного автомата велико в сравнении с минимальным.
1. Электронный учебник Баранов С.И «Синтез микропрограммных автоматов», Ленинград «Энергия», ленинградское отделение 1979
2. Глушков В.М. «Синтез цифровых автоматов», Москва 1962
3. Степанов В.Н., Мячев А.А. «Персональные ЭВМ и микроЭВМ», «Основы организации», Москва «Радио и связь» 1991
4. Савельев А.Я. «Прикладная теория цифровых автоматов», Москва «Высшая школа» 1971
5. Всемирная сеть интернет, сайт «Википедия»
Принципы организации управляющих автоматов. Разработка и проектирование автомата с жесткой и программируемой логикой. Разработка таблицы прошивки ПЗУ для УА с естественной адресацией микрокоманд. Структурный и абстрактный синтез управляющего автомата. курсовая работа [508,5 K], добавлен 16.03.2011
Исследование структурной схемы цифрового автомата и операционного устройства. Алгоритм функционирования цифрового автомата в микрооперациях. Кодирование его состояний. Характеристика функций возбуждения триггеров и формирования управляющих сигналов. курсовая работа [3,6 M], добавлен 06.12.2013
Управляющий автомат и его связь с операционным автоматом. Разработка алгоритма работы управляющего автомата. Построение кодированной ПТП, синтез функций возбуждения и выходов. Реализация управляющего автомата с жесткой логикой на заданной элементной базе. курсовая работа [57,9 K], добавлен 29.12.2011
Алгоритм работы автомата Мили в табличном виде. Графический способ задания автомата. Синтез автомата Мили на Т-триггерах. Кодирование состояний автомата. Таблицы кодирования входных и выходных сигналов. Таблица переходов и выходов абстрактного автомата. курсовая работа [24,7 K], добавлен 01.04.2010
Составление структурной схемы автомата. Выбор элементной базы. Функциональная схема автомата. Задающий генератор и делитель частоты. Преобразователь параллельного кода в последовательный. Формирователь стартовых импульсов. Кодирование и минимизация. курсовая работа [3,0 M], добавлен 07.02.2013
Проектирование конечного автомата, заданного оператором соответствия, с использованием канонического метода структурного синтеза автоматов. Тактирование от генератора синхронизирующих импульсов для устранения гонок в функциональной схеме автомата Мили. курсовая работа [1,6 M], добавлен 22.10.2012
Функциональная схема и механизм работы цифрового устройства обработки данных. Синтез управляющего автомата, выбор типа триггера, описание управляющего автомата и счётчиков на языке Verilog. Процесс тестирования и моделирования управляющего автомата. курсовая работа [3,2 M], добавлен 05.12.2012
Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д. PPT, PPTX и PDF-файлы представлены только в архивах. Рекомендуем скачать работу .

© 2000 — 2021



Синтез микропрограммного автомата с жесткой логикой курсовая работа. Коммуникации, связь, цифровые приборы и радиоэлектроника.
Контрольная работа: Социология культуры
Особенность Подготовки Реферата
Дипломная работа по теме Исследование системы управления трудовым потенциалом УП 'НИИСА'
Философия Эпохи Нового Времени Реферат
Дипломная работа по теме Модели корпоративной социальной ответственности
Проявлять Внимание К Человеку Это Сочинение
Вступительная Контрольная Работа По Физике 8 Класс
В Основной Части Текст Диссертации Подразделяется На
Курсовая работа: Профессиональное самоопределение на разных этапах развития личности
Отчет По Практике Мгсу
Курсовая работа: Ценообразование на рынках факторов производства
Дипломная работа: Повышение эффективности системы управления персоналом ООО Невада
Реферат: Материальная структура Вселенной и элементарных частиц
Курсовая работа по теме Франчайзинг как путь к расширению бизнеса
Курсовая работа по теме Оценка и диагностика производственно-финансовой деятельности предприятия на примере ООО 'Омега'
Эссе Природа Мой Дом
Реферат По Анатомии Витамины
Реферат: Социально-психологическая компетентность личности как детерминанта субъективного качества жизни
Курсовая Работа На Тему Рынок Ценных Бумаг Как Сегмент Финансового Рынка
Реферат: Подарок 2
Состояние физической системы. Динамические, статистические закономерности в природе - Биология и естествознание доклад
Прекращение трудового договора по обстоятельствам, независящим от воли сторон - Государство и право дипломная работа
Участие прокурора в гражданском судопроизводстве - Государство и право курсовая работа