Розробка HDL-моделі та комп’ютерне моделювання паралельного логічного контролера циклічної дії - Коммуникации, связь, цифровые приборы и радиоэлектроника контрольная работа

Главная

Коммуникации, связь, цифровые приборы и радиоэлектроника
Розробка HDL-моделі та комп’ютерне моделювання паралельного логічного контролера циклічної дії

Реалізація HDL-моделі паралельного логічного контролера циклічної дії мовою опису апаратури AHDL у середовищі MAXplus+II. Алгоритм функціонування паралельного логічного контролера циклічної дії: таблиці станів і переходів. Логічна структура блоку пам'яті.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Найменування технологічної операції та групи операцій (мікроциклів)
Таблиця 2. Таблиця переходів між станами (мікроциклами)
Контроль сигналу закінчення мікроциклу
Блок пам'яті bp цикломата являє собою параметричний модуль, що забезпечує:
багаторазову перевірку правильності прийняття керуючих рішень, причому час між перевірками задається параметром period1 ;
період, після якого забезпечується скидання (обнуління) блоку пам'яті при відсутності стабільності інформації на вході блоку пам'яті задається параметром period2 ;
кількість дискретних входів задається параметром width .
Параметри c 1_width та c 2_width необхідні для завдання розрядності лічильників, що забезпечують реалізацію функції виміру часових параметрів.
Логічна структура блоку пам'яті bp (див. рис.2) містить наступні функціональні вузли:
лічильник С1, призначений для формування сигналу Е, що являє собою імпульс із тривалістю в один такт сигналу синхронізації С и формується періодично з інтервалом часу t ' ,
лічильник С2, що забезпечує підрахунок кількості виконаних перевірок правильності реалізації логічних функцій щ,
лічильник С3, що забезпечує скид регістра RG2, якщо на виході Q лічильника С2 протягом заданого інтервалу часу не формується сигнал логічної 1,N " -розрядні регістри пам'яті RG1 і RG2,N " -розрядна схема порівняння.
Рис.1. Файл верхнього рівня ієрархії в графічному редакторі
Рис.2. Логічна структура блоку пам'яті bp
Блок пам'яті bp працює таким чином. Вхідні сигнали q (t) [N ". .1] надходять на входи регістра RG1 D [N ". .1] і схеми порівняння а [N ". .1].
На виходах регістра RG1 формуються сигнали Q [N ". .1], що надходять на входи регістра RG2 D [N ". .1] і схеми порівняння b [N ". .1].
У випадку зміни стану вхідних сигналів q (t) [N ". .1] сигнали на входах а [N ". .1] і b [N ". .1] схеми порівняння стають нееквівалентними, у результаті чого на виході ab схеми порівняння формується сигнал логічної 1, що надходить на вхід R лічильника С2 і забезпечує його скид.
При надходженні чергового імпульсу Е на вхід Е регістра RG1 виконується запис інформації, що надходить на його входи D [N ". .1]. У результаті цього сигнали на входах а [N ". .1] і b [N ". .1] схеми порівняння стають еквівалентними і вихідний сигнал схеми порівняння ab приймає значення логічного 0.
Далі лічильник С2 здійснює підрахунок імпульсів Е, що надходять на його вхід Е з виходу лічильника С1.
У випадку, якщо лічильник С2 дорахує до заданого значення n (що означає успішне виконання n-кратної перевірки), на його виході Q буде сформований сигнал логічної 1, що надходить на вхід Е регістра RG2, забезпечуючи таким чином запис інформації і формування сигналів q (t-1) [N ". .1] на виході блоку пам'яті.
Якщо наступна зміна вхідних сигналів q (t) [N ". .1] відбудеться до того, як лічильник С2 дорахує до n, лічильник С2 знову буде обнулений і підрахунок імпульсів Е буде виконуватись спочатку.
Структурна схема HDL-моделі блоку пам'яті bp приведена на рис.3. Результати моделювання компонентів bp_rg, bp_compare, bp_counter приведені на рис 4 - 6.
Результати моделювання блоку пам'яті bp наведені на рис.7.
Рис.3. Структурна схема HDL-моделі блока пам'яті bp
Рис.4. Результати моделювання компонента bp_rg
Рис.5. Результати моделювання компонента bp_compare
Рис.6. Результати моделювання компонента bp_ counter
Рис.7. Результати моделювання блоку пам'яті bp
Комбінаційна схема KS1 реалізує логічну функцію л відповідно до таблиці переходів, наведеної на рис.2.
Опис функції л с використанням конструкцій CASE і IF THEN виглядає так:
Для опису функцій ч, д, д' у блоці RS2_3 використана конструкція TABLE:
TABLE zi [1. .0], w [1. .0] => b [7. .0], ENDmc, c [7. .0] ;
Схема скидання лічильника count виконана з використанням примітивів DFF, NOT, AND2, які виділяють передній фронт сигналу на виході reset блоку пам'яті шляхом формування імпульсу тривалістю в один такт сигналу синхронізації.
Фрагмент результатів моделювання паралельного логічного контролера циклічної дії наведено на рис.8.
Рис.8. Фрагмент результатів моделювання паралельного логічного контролера циклічної дії
Розгляд арифметико-логічного пристрою, блоку регістрів, буферів шин, схем керування і синхронізації як основних структурних елементів мікропроцесора. Організація і архітектура МП Z80. Опис схеми ВІС програмованого паралельного інтерфейсу КР580ВВ55. контрольная работа [49,3 K], добавлен 05.09.2010
Блок керування та синхронізації. Вибір АЦП, комутатора-мультиплексора, інтерфейсних схем. Таблиця розподілу оперативної пам'яті. Розробка структурної та принципової схеми і алгоритму функціонування контролера. Архітектура мікроконтролерів MCS-51. курсовая работа [801,8 K], добавлен 17.05.2013
Алгоритми роботи та структура контролера, опис його функціонування, вибір і характеристика основних елементів. Реалізація базових вузлів контролера виконавчого модуля і розроблення принципової схеми. Розрахунок собівартості й лімітної ціни нового виробу. дипломная работа [2,7 M], добавлен 07.02.2015
Реалізація функції логічного множення та складання з наступною інверсією результату. Проведення замірів напруги і сили струму. Визначення потужності, знаходження максимального та мінімального часу проходження сигналу. Визначення часу проходження сигналу. контрольная работа [1,7 M], добавлен 01.04.2016
Аналіз сучасного стану питання та обґрунтування методу розрахунку і оптимізації. Комп’ютерне моделювання та вибір математичної моделі. Основні характеристики моделей дисперсійного аналізу, методика їх розрахунку. Моделі систем масового обслуговування. курсовая работа [518,0 K], добавлен 25.08.2013
Розробка схеми логічного керування роботою кавового автомату. Граф функціонування цифрового автомата. Створення таблиць переходів та виходів. Основні елементи пам’яті автомата. Створення рівнянь функції збудження. Побудова структурної схеми автомату. курсовая работа [434,7 K], добавлен 11.01.2013
Аналіз логічного ланцюга, представлення інтерпретацій і значення функцій, що реалізується ним. Побудова таблиці істинності, що демонструє роботу ланцюга. Технічна реалізація комбінаційної схеми з використанням стандартних інтегральних мікросхем. курсовая работа [465,6 K], добавлен 27.03.2014
Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д. PPT, PPTX и PDF-файлы представлены только в архивах. Рекомендуем скачать работу .

© 2000 — 2021



Розробка HDL-моделі та комп’ютерне моделювання паралельного логічного контролера циклічної дії контрольная работа. Коммуникации, связь, цифровые приборы и радиоэлектроника.
Алгебра 8 Контрольная Работа 7
Реферат: Методология статистического анализа функционирования финансово-промышленных групп
Сочинение На Тему Карманные Деньги На Английском
Курсовая работа по теме Проблемы совершенствования налоговой системы в современных условиях
Курсовая работа: Розробка системи менеджменту в організації ЗАТ М’ясокомбінат "Смак"
Сочинение Рассуждение Книга Наш Друг И Помощник
Курсовая работа: Правонарушения и юридическая ответственность
Реферат: Вычислительные методы алгебры (лекции)
Сочинение 9.3 Прогресс По Солоухину
Реферат: Искусство и мораль
Гдз По Математике 9 Класс Контрольные Работы
Правила Выполнения Реферата
Реферат: Инновационная политика и методы ее выбора
Сочинение 10 11 Класс По Литературе
Реферат по теме Значение мяса в питании
Дипломная работа по теме Комплексная механизация перегрузки контейнеров
Сочинение На Тему Мика Морозов 4
Реферат: «Отказ от исповеди» Ильи Репина
Реферат: Ghost Multicasting Essay Research Paper Ghost Multicasting
Реферат На Тему Цивилизация
Конституційно-правові основи місцевого самоврядування - Государство и право реферат
Правове регулювання зайнятості населення в Україні - Государство и право курсовая работа
Кража как преступление в системе хищений - Государство и право курсовая работа