Реализация устройства контроля переданной информации с использованием модифицированного кода Хемминга - Коммуникации, связь, цифровые приборы и радиоэлектроника курсовая работа

Главная

Коммуникации, связь, цифровые приборы и радиоэлектроника
Реализация устройства контроля переданной информации с использованием модифицированного кода Хемминга

Этапы проектирования микропроцессорной системы для контроля переданной информации использованием модифицированного кода Хемминга. Назначение микропроцессорного комплекта, генератора тактовых импульсов. Разработка аппаратной и программной части системы.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Нужна помощь с учёбой? Наши эксперты готовы помочь!
Нажимая на кнопку, вы соглашаетесь с
политикой обработки персональных данных

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ
ВОЛОГОДСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Дисциплина: Организация ЭВМ и систем
Реализация устройства контроля переданной информации с использованием модифицированного кода Хемминга
3.2 Генератор тактовых импульсов КР580ГФ24
3.3 Системный контроллер и шинный формирователь КР580ВК28
3.5 Параллельный интерфейс КР580ВВ55А
3.6 Постоянное запоминающее устройство КР556РТ7
3.7 Оперативное запоминающее устройство КР537РУ8А
3.8 Дешифратор возбуждения одноразрядного семисегментного цифрового светодиодного индикатора АЛС324
Необходимыми элементами в любой системе являются: микропроцессор, генератор импульсов, системный контроллер микропроцессора, буферные схемы адреса и данных, запоминающие устройства и устройства ввода-вывода (рис 2.1.)
Рис. 2.1. Структурная схема устройства
Главным элементом этой системы является микропроцессор т.к. он управляет работой всей системы. Генератор тактовых импульсов фаз С1, С2 предназначен для синхронизации работы микропроцессора. ПЗУ (постоянное запоминающее устройство) используется для хранения констант и программы работы устройства. Для хранения стека и переменных величин используется ОЗУ (оперативное запоминающее устройство). Устройство ввода вывода предназначено для сопряжения различных типов периферийных устройств с магистралью данных систем обработки информации. Фиксатор состояния применяется для формирования управляющих сигналов и как буферный регистр данных. Для ввода информации используется клавиатура, для вывода - дисплей.
Общий принцип функционирования микропроцессорного устройства заключается в следующем. Из микропроцессора на шину адреса выдается адрес очередной команды. Считанная по этому адресу из памяти (например, из ПЗУ) команда поступает на шину данных и принимается в микропроцессор, где она и исполняется. В счетчике команд микропроцессора формируется адрес следующей команды. После окончания исполнения данной команды на шину адреса поступает адрес следующей команды и т. д.
В процессе исполнения команды могут потребоваться дополнительные обращения к памяти для вызова в микропроцессор дополнительных байтов команды (в случае двух-, трехбайтовых команд), операндов или записи в память числа, выдаваемого из микропроцессора.
Микропроцессор КР580ВМ80А способен адресовать до 64 килобайт памяти, но так как такой объем памяти не требуется, то старшие биты адреса будут использоваться как сигналы выбора микросхем (CS).
3.1 Центральный процессор КР580ВМ80А
Рис 3.1 Центральный процессор КР580ВМ80А
Центральный процессорный элемент КР580ВМ80А является функционально законченным однокристальным параллельным 8-разрядным микропроцессором с фиксированной системой команд. В состав БИС входят: 8-разрядное арифметико-логическое устройство (ALU); регистр признаков (RS), фиксирующий признаки, вырабатываемые ALU в процессе выполнения команд; аккумулятор (А); блок регистров для приема, выдачи и хранения информации в процессе выполнения программ, содержащий программный счетчик (РС), указатель стека (SP), регистр адреса (RGA), шесть регистров общего назначения (B, C, D, E, H, L) и вспомогательные регистры (W и Z); схема управления и синхронизации (CU), формирующая последовательности управляющих сигналов для работы ALU и блока регистров; 16-разрядный буферный регистр адреса (ВА); 8-разрядный буферный регистр данных (BD).
Таблица 3.1 Назначение выводов микросхемы КР580ВМ80А
A10, A0-A2, A3-A9, A15, A12-A14,A11
Установка в исходное состояние, сброс триггеров разрешения прерывания и захвата шины
Выход сигнала - разрешение прерывания
Выход сигнала - подтверждение захвата
3.2 Генератор тактовых импульсов КР580ГФ24
Рис 3.2 Генератор тактовых импульсов КР580ГФ24
ГТИ формирует тактовые импульсы частотой до 2.5мГц, амплитудой 12 В, тактовые импульсы амплитудой до 5 В для ТТЛ-схем, а также некоторые управляющие сигналы для микропроцессорной системы. Генератор тактовых сигналов состоит из генератора опорной частоты, счетчика-делителя на 9, формирователя фаз С1, С2 и логических схем. Для работы ГТИ необходимо подключение внешнего кварцевого резонатора с частотой колебаний в 9 раз больше чем частота выходных тактовых импульсов ГТИ.
Назначение выводов микросхемы приведено в таблице 3.2.
Таблица 3.2. Назначение выводов микросхемы КР580ГФ24
Установка в исходное состояние микропроцессора и системы
Тактовый сигнал, синхронный с фазой С2
Вывод для подключения колебательного контура
3.3 Системный контроллер и шинный формирователь КР580ВК28
Рис 3.3 Системный контроллер и шинный формирователь КР580ВК28
Системный контроллер и шинный формирователь КР580ВК28 предназначен для фиксации слова-состояния МП, выработки системных управляющих сигналов, буферизации шины данных МП и управлением передачи данных. Системный контроллер формирует управляющие сигналы по сигналам состояния микропроцессора при обращении к ЗУ: RD и WR; при обращении к УВВ: RD IO и WR IO, а также обеспечивает прием и передачу 8-разрядной информации между каналом данных микропроцессора по выводам D7-D0 и системным каналом по выводам DB7-DB0. Регистр состояния по входному сигналу STB фиксирует информацию состояния микропроцессора в первом такте каждого машинного цикла. Дешифратор управляющих сигналов формирует один из управляющих сигналов в каждом машинном цикле: RD, WR, RD IO, WR IO, INTA. Асинхронный сигнал BUSEN управляет выдачей данных с буферной схемы и управляющих сигналов: при напряжении высокого уровня все выходы микросхемы переводятся в высокоомное состояние.
Назначение выводов микросхемы приведено в таблице 3.3.
Таблица 3.3. Назначение выводов микросхемы
Стробирующий сигнал состояния (от ГТИ)
Управление передачей данных и выдачей сигналов
Буферный регистр КР580ИР82, выполняет роль буфера между МП и шиной данных. Буферный регистр КР580ИР82 представляет собой 8-разрядный параллельный регистр с трехстабильными выходами. Обладает повышенной нагрузочной способностью.
Таблица 3.4. Назначение выводов микросхемы
Разрешение передачи (управление 3-м состоянием)
3.5 Параллельный интерфейс КР580ВВ55А
Произведя запись управляющего слова в РУС, можно перевести микросхему в один из трех режимов работы. При подаче SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Формат управляющего слова определения режима работы показан в таблице 3.51.
Параллельный интерфейс КР580ВВ55А предназначен для ввода/вывода параллельной информации различного формата. БИС программируемого параллельного интерфейса (ППИ) может использоваться для сопряжения микропроцессора со стандартным периферийным оборудованием.
В состав БИС входят: двунаправленный 8-разрядный буфер данных (BD), связывающий ППИ с системной шиной данных; блок управления записью/чтением (RWCU), обеспечивающий управление внешними/внутренними передачами данных, управляющих слов и информации о состоянии ППИ; три 8-разрядных канала ввода/вывода (PA, PB, PC) для обмена информацией с внешними устройствами. Режим работы каждого из каналов определяется содержимым регистра управляющего слова (РУС).
Таблица 3.51 Формат управляющего слова, определяющего режим работы:
Режим 0 для канала ВА и 4-7 разрядов канала ВС
Режим 1 для канала ВА и 4-7 разрядов канала ВС
Режим 2 для канала ВА и 4-7 разрядов канала ВС
Режим 0 для канала ВВ и 0-3 разрядов канала ВС
Режим 1 для канала ВВ и 0-3 разрядов канала ВС
Рис 3.5 Параллельный интерфейс КР580ВВ55А
Назначение выводов микросхемы приведено в таблице 3.52.
Таблица 3.52. Назначение выводов микросхемы
В нашем случае получено управляющее слово 89h - 10001001 - переводит DD7 в режим ввода/вывода (режим 0). Соответственно данное УС определяет: каналы ВА и ВВ - вывод, а все восемь бит канала ВС - ввод.
3.6 Постоянное запоминающее устройство КР556РТ7
Рис 3.7 Постоянное запоминающее устройство КР556РТ7
Микросхема представляет собой однократно программируемое постоянное запоминающее устройство ёмкостью 16 к (2к8) с тремя состояниями на выходе. Предназначено для хранения программы работы устройства и констант.
Таблица 3.62. Назначение выводов микросхемы
3. 7 Оперативное запоминающее устройство КР537РУ8А
Рис 3.8 Оперативное запоминающее устройство КР537РУ8А
Микросхема представляет собой статическое оперативное запоминающее устройство ёмкостью 16 кбит (2к8). Предназначено для хранения стека и переменных величин.
Таблица 3.72. Назначение выводов микросхемы
3.8 Дешифратор возбуждения одноразрядного семисегментного цифрового с ветодиодного индикатора АЛС324А
Рис 3.10 Дешифратор возбуждения одноразрядного семисегментного цифрового светодиодного индикатора АЛС324А
Микросхема состоит из 7 узлов, формирующих управляющий сигнал для одного из семи сегментов индикатора.
Таблица 3.81. Назначение выводов микросхемы
Семисегментные выходы “a”, “b”, “c”, “d”, “e”
Рис.3 .11 Индикатор цифровой АЛС324А.
Выводит на экран цифры в зависимости от сигналов на входах в семисегментном коде. Состоит из семи светодиодов. Единица, пришедшая на вход, приводит к свечению соответствующего сегмента.
Принцип работы программы основан на том, что с использованием модифицированного кода Хемминга можно проводить проверку считанной информации на наличие ошибок. Существует возможность исправить однократные ошибки и обнаружить двойные. Программа управляет считыванием информации с порта, затем заносит их в оперативную память. По нажатию кнопки начинается проверка содержимого на наличие ошибок. На основе маскирования определенных бит и контроля четности формируется четырехбитная характеристическая комбинация, каждому значению которой соответствует свое решение. Таких решений в результате получается четыре:
1. Нет ошибки. Программа просто начинает проверку следующего байта данных, занесенных в ОЗУ.
2. Есть двойная ошибка, тогда выводится сообщение о двойной ошибке в виде адреса, где она зафиксирована, но только с тем различием, что у выводимого адреса будут обнулены четыре старших бита. То есть такое сообщение об ошибке будет иметь вид 0ххх. Программа ждет нажатия кнопки для дальнейшей работы.
3. Ошибка в контрольном бите. Исправляется с помощью заданной маски. Номер ячейки выводится на индикаторы. Программа ждет нажатия кнопки для дальнейшей работы.
3. Есть одиночная ошибка. Ее исправление начинается с формирования маски, в которой все биты будут установлены в ноль и лишь один в единицу. Как раз тот, что должен будет быть исправлен. Далее, с помощью операции XOR (Исключающее ИЛИ) над содержимым ячейки памяти и маской ошибка будет исправлена. Номер ячейки, в которой была ошибка, выводится на индикаторы. Программа ждет нажатия кнопки для дальнейшей работы.
Задаем начальное значение регистровой паре, содержащей адрес ячейки памяти
Задаем начальное значение регистровой паре, содержащей счетчик
Прием сигнала от кнопки для начала записи последовательности байт в ОЗУ
Начало цикла, записывающего в ОЗУ принимаемую с порта информацию
Запись содержимого аккумулятора в ячейку памяти, адрес которой хранится в DE
Если записаны не все 2000 байт, то переходим на следующий оборот цикла
Задаем начальное значение регистровой паре, содержащей адрес ячейки памяти
Задаем начальное значение регистровой паре, содержащей счетчик
Прием сигнала от кнопки для начала проверки
Если обработаны все занесенные в память байты, то переход на завершение программы
Выбор следующей ячейки памяти изменением регистра, содержащего адрес
Запись байта информации в аккумулятор из ячейки по адресу из DE
Используем маску для отделения бит, важных для составления и анализа первого синдрома
Если количество бит, выставленных в единицу - четное, то ошибки в анализируемых битах нет
Выполняется только тогда, когда есть ошибка. Запись в Н 100b
Запись байта информации в аккумулятор из ячейки по адресу из DE
Используем маску для отделения бит, важных для составления и анализа второго синдрома
Если количество бит, выставленных в единицу - четное, то ошибки в анализируемых битах нет
Начало участка, выполняемого только тогда, когда есть ошибка. Запись в (А) 10b
Заносим в регистр Н результат суммирования. Т.е. в Н оказывается х10b
Запись байта информации в аккумулятор из ячейки по адресу из DE
Используем маску для отделения бит, важных для составления и анализа третьего синдрома
Если количество бит, выставленных в единицу - четное, то ошибки в анализируемых битах нет
Начало участка, выполняемого только тогда, когда есть ошибка. Запись в (А) 1b
Заносим в регистр Н результат суммирования. Т.е. в Н оказывается хх1b
Запись байта информации в аккумулятор из ячейки по адресу из DE
Операция И по результатам которой производится проверка четности. Реализация проверки по контрольному биту
Если количество бит, выставленных в единицу - четное, то ошибки в анализируемых битах нет
Начало участка, выполняемого только тогда, когда есть ошибка. Запись в (А) 1000b
Заносим в регистр Н результат суммирования. Т.е. в Н оказывается 1хххb
Заносим в регистр А результат предыдущих проверок.
Сравнение с нулем. В регистре Н может оказаться 0 только, если ошибки нет
Если ошибки нет, то переход на анализ следующего байта
Значение регистра Н от 1h до 7h говорит, что зафиксирована двойная ошибка
Если в ходе сравнения вычитанием получилось положительное число, значит двойной ошибки нет. Переход к исправлению одинарной.
Заносим в регистр А старший байт адреса
С помощью операции И обнуляем четыре старших бита
Вывод содержимого А на индикаторы, предназначенные для отображения старшей части адреса
Заносим в регистр А младший байт адреса
Вывод содержимого А на индикаторы, предназначенные для отображения младшей части адреса
Переход на запрос продолжения обработки данных, поступивших в ОЗУ
Значение регистра Н 1000b говорит, что зафиксирована ошибка в контрольном бите
Если ошибка не в контрольном бите, то одинарная ошибка в одном из оставшихся семи битах. Переход к его исправлению
Заносим в регистр А старший байт адреса
Вывод на индикаторы старшего байта адреса
Заносим в регистр А младший байт адреса
Вывод на индикаторы младшего байта адреса
Переход на запрос продолжения обработки данных, поступивших в ОЗУ
Вычитая 1000b, преобразуем содержимое регистра к номеру бита, где зафиксирована ошибка
Содержимое аккумулятора переносим в Н
Записываем в А байт, который будет использоваться для коррекции ошибки
Сдвигаем единицу столько раз, сколько указано в Н
Переносим в Н получившуюся маску для исправления ошибки
Заносим в А подлежащий исправлению байт
С помощью операции XOR исправляем ошибку
Заносим в регистр А старший байт адреса
Вывод на индикаторы старшего байта адреса
Заносим в регистр А младший байт адреса
Вывод на индикаторы младшего байта адреса
Переход на запрос продолжения обработки данных, поступивших в ОЗУ
В ходе данной работы была спроектирована микропроцессорная система для контроля переданной информации использованием модифицированного кода Хемминга. Эта система собрана на базе микропроцессорного комплекта КР580, а также некоторого числа дополнительных элементов. Была разработана как аппаратная, так и программная часть системы. Так как система состоит из интегральных микросхем, то она отличается малыми размерами и высокой надежностью.
1. Абрайтис В.Б. Микропроцессоры и микропроцессорные комплекты интегральных микросхем: Справочник. В 2 т. / Абрайтис В.Б., Аверьянов Н.Н., Белоус А.И. и др.; Под ред. В.А. Шахнова. - М.: Радио и связь, 1988. - 368 с.
2. Горбунов В.Л. Справочное пособие по микропроцессорам и микроЭВМ / В.Л. Горбунов, Д.И. Панфилов, Д.Л. Преснухин. - М.: Высш. шк., 1988 . - 272 с.: ил.
3. Калабеков Б. А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учеб. Пособие для ВУЗов. -- М.: Радио и связь, 1988.
4. Угрюмов Е. Цифровая схемотехника / Е. Угрюмов - БХВ Санкт-Петербург, 2000 - 528с.
Изучение метода преобразования и кодирования информации, используемого для передачи данных по физическим каналам вычислительных сетей и телекоммуникаций. Разработать диалоговой программы, формирующей сообщение в виде классического кода Хемминга. лабораторная работа [162,6 K], добавлен 22.03.2015
Изучение принципов построения корректирующего кода Хемминга, предназначенного для обнаружения и исправления одиночной ошибки. Анализ технических средств надежной передачи больших массивов данных. Примеры моделирования в Proteus для исходных сообщений. курсовая работа [1,8 M], добавлен 25.05.2013
Представление и классификация кодов, построение кода с заданной коррекцией. Характеристика корректирующих кодов (код Хемминга, код БЧХ). Разработка схемотехнической реализации кодера и декодера. Выбор способа представления информации в канале передачи. курсовая работа [131,1 K], добавлен 02.01.2011
Исследование и специфика использования инверсного кода и Хемминга. Структурная схема устройства передачи данных, его компоненты и принцип работы. Моделирование датчика температуры, а также кодирующего и декодирующего устройства для инверсного кода. курсовая работа [530,1 K], добавлен 30.01.2016
Разработка блок-схемы и программы работы микропроцессорного устройства для контроля и индикации параметров, изменяющихся по случайному закону 8-разрядного двоичного кода. Разработка принципиальной схемы функционирования устройства в среде САПР P-CAD. курсовая работа [709,6 K], добавлен 24.05.2015
Технические системы сбора телеметрической информации и охраны стационарных и подвижных объектов, методы обеспечения целостности информации. Разработка алгоритма и схемы работы кодирующего устройства. Расчет технико-экономической эффективности проекта. дипломная работа [3,8 M], добавлен 28.06.2011
Основные этапы проектирования контрольной аппаратуры. Анализ цифрового вычислительного комплекса. Разработка устройства контроля ячеек постоянного запоминающего устройства с использованием ЭВМ. Описание функциональной схемы устройства сопряжения. дипломная работа [1,9 M], добавлен 24.09.2012
Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д. PPT, PPTX и PDF-файлы представлены только в архивах. Рекомендуем скачать работу .

© 2000 — 2021



Реализация устройства контроля переданной информации с использованием модифицированного кода Хемминга курсовая работа. Коммуникации, связь, цифровые приборы и радиоэлектроника.
Дипломная работа: Возмещение внедоговорного вреда по новому законодательству. Скачать бесплатно и без регистрации
Реферат На Тему Декоративно Прикладное Искусство России
Доклад: Полевой Н.А.
Курсовая работа: Методична розробка системи уроків з розділу "Електротехнічні роботи"
Дипломная Работа На Тему Мотивація В Структурі Учбової Діяльності Молодших Школярів
Реферат Романтические Элементы В Литературной Сказке Жуковский
Топик: Топики по немецкому языку за 11 класс
Этапы Стратегического Планирования Реферат
Практическая Работа По Основам Исследовательской Деятельности
Реферат На Тему Факторы Трудовой Деморализации Персонала Организации
Тексты Изложений С Элементами Сочинений
Сочинение На Тему Дружба Нагибин
Краткое Сочинение Мой Любимый Учитель
Реферат Реки Москвы
Солнечная Активность Реферат
Реферат Про Тостер
Реферат: Human Immunodeficiency Virus Essay Research Paper Human
Доклад по теме Герман Оберт
Средства Наглядности Реферат
Бизнес Современном Мире Сочинение
Безвозмездная передача и передача в безвозмездное пользование имущества - Государство и право реферат
Сталинградская битва - История и исторические личности реферат
Эстетические взгляды журнала "Отечественные записки" - Журналистика, издательское дело и СМИ курсовая работа