Разработка схемы микроконтроллера. Курсовая работа (т). Информатика, ВТ, телекоммуникации.
⚡ 👉🏻👉🏻👉🏻 ИНФОРМАЦИЯ ДОСТУПНА ЗДЕСЬ ЖМИТЕ 👈🏻👈🏻👈🏻
Вы можете узнать стоимость помощи в написании студенческой работы.
Помощь в написании работы, которую точно примут!
Похожие работы на - Разработка схемы микроконтроллера
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Нужна качественная работа без плагиата?
Не нашел материал для своей работы?
Поможем написать качественную работу Без плагиата!
Современная электронная техника представляет собой сложные системы,
реализованные на базе микроэлектроники и средств вычислительной техники.
Вычислительные средства являются важнейшей составной частью различных устройств
радиоэлектронной аппаратуры.
Широкий спектр применения вычислительных средств во многом определяется
появлением у конструкторов доступных по цене и миниатюрных по размеру
микроконтроллеров и микропроцессоров.
Микроконтроллер (МК) - это программно управляемая большая интегральная схема
(БИС), предназначенная для обработки цифровой информации.
Наибольший эффект от внедрения МК достигается в устройствах и системах
локальной автоматики, системах измерения, контроля и других областях, в которых
применяются средства цифровой обработки данных. Сравнительно низкая стоимость,
малые габариты и потребляемая мощность, высокая надежность и исключительная
гибкость, не свойственная другим способам обработки данных, обеспечивает
приоритет МК перед другими средствами обработки данных.
Наибольший эффект применения микроконтроллеров достигается при
встраиваемом варианте его использования, когда МК встраивается внутрь приборов,
устройств или машин. В таком варианте использования от МК требуется не столько
вычислительная производительность, сколько логическая оперативность, столь
необходимая в задачах управления.
Использование МК в оборудовании позволяет повысить производительность,
качество, помогает решать сложные проблемы программного регулирования,
существенно улучшает технико-экономические характеристики автоматизированного
оборудования, повышает его «интеллект».
Рисунок 1 - Структурная схема микроконтроллера
В настоящем курсовом проекте необходимо разработать микроконтроллер на
микросхемах малой и средней логике.
- Тип логики - ТТЛ. Для проектирования микроконтроллера необходимо
применять микросхемы на основе ТТЛ логики;
Содержание АЛУ. Содержит перечень всех логических и математических
операций, которые будет поддерживать проектируемый микроконтроллер. Количество
операций зависит от разрядности шины выбора функции;
Разрядность: m=4, n=3. Разрядность шины порта ввода данных составляет 3
разрядов, разрядность шины порта выбора функции 4 разрядов. Следовательно, в
микроконтроллере можно адресовать 16 различных функций.
Способ ввода данных - параллельный. Это означает, что все разряды входных
данных и номера функции поступают одновременно.
Структурная схема микроконтроллера состоит из:
· АЛУ предназначено для выполнения логических и арифметических
операций нал двумя многоразрядными числами.
· Портов ввода для операндов DI и BI.
· Порта ввода управляющего сигнала V для выбора конкретной операции.
· Порта управления с входными сигналами Pвх и М в зависимости от комбинаций
которых выбирается логическая или арифметическая операция.
· Порта вывода результата F.
· Вывод Рвых для сигнала переноса.
· Блока индикации показывающего выполнение логической или
арифметической операции и операции сравнения.
Основной частью данного микроконтроллера является АЛУ. Большая
интегральная схема арифметическо-логического устройства представляет собой
4-разрядную секцию, выполняющую 14 логических операций и 13 арифметические
операции над двоичными числами. Арифметическо-логическое устройство может
выполнять различные логические и арифметические операции с одним, двумя и тремя
словами.
АЛУ может использовать логические элементы И, ИЛИ, НЕ, ИЛИ-НЕ, И-НЕ,
сумма по модулю 2, а также в операциях используется сумматоры и счетчики и
сдвиговые регистры.
Разрабатываемая схема АЛУ будет иметь два комбинационных входа которые
будут задавать код над которым будут производиться операции, а также четыре
комбинационных входа которые задают код операции.
Подаваться они будут с порта ввода для операндов B и D, и
порта ввода управляющего сигнала V для
выбора конкретной операции соответственно.
Примеры комбинаций заданы по заданию.
Таблица 1 - Примеры функции выполняемых АЛУ.
Данный порт будет выполнять подачу операндов на АЛУ над которыми будут
выполнятся операции:
Операндами являются четырёхразрядные числа в двоичной системе счисления.
1.3 Порт ввода управляющего сигнала V для выбора конкретной операции
Порт ввода состоит из дешифратора, который служит для приема четырех одноразрядных
двоичных кодов.
Они будут задавать код операции используемой в АЛУ.
На БИС эти входы будут выглядеть как попеременно инвертирующиеся сигналы
от 0 до 16. Будут обозначены как V0, V1, V2, V3.
В результате действий АЛУ выходные данные будут собираться в одном месте,
а именно на выходе F. Который будет
представлять собой шину с подведенными к ней выходами от каждого блока АЛУ.
АЛУ имеет выход переноса Рвых, который используется при построении
многоразрядного АЛУ. Выход Рвых служит в АЛУ, которые используются как схемы
сравнения. Для сравнение входных слов на “больше - меньше” используется выход
Рвых, значения которого формируются в зависимости от значения входа.
Порт индикации представляет собой схему которая реагирует на выборку
логической или арифметической операции. В результате чего загорается световой
индикатор. В данном курсовом проекте мы разработаем порт индикации, который
реагирует включением светодиода на появление логической операции.
Блок памяти, хранящий результат операции.
Блок памяти представляет собой микросхему статического ОЗУ. Предназначен
для хранения результата выполнения логических и арифметических операций.
2. Структурный анализ разрабатываемого микроконтроллера
В данной БИС используются элементы мелкой логики: ИЛИ, ИЛИ-НЕ, И, И-НЕ,
НЕ, Сумма по модулю 2; а также элементы средней логики: сумматор, счетчик,
сдвиговый регистр и индикаторы.
Таблица 2- Используемые микросхемы ТТЛ логики:
4 двухвходовых элемента
исключающее ИЛИ
Восьмиразрядный реверсивный
сдвигающий регистр
Микросхема HM62256.
Статическая ОЗУ.
Микросхема К155ЛИ1 потребляет ток равный 33 мА (вариант К555ЛИ1 - 9 мА),
если на всех входах присутствует напряжение низкого уровня. Время задержки при
переходе: от «1» к «0» - 19 нс ; от «0» к «1» - 27 нс.
Время задержки 10 нс, мощность потребления 2 мВт/вентиль.
Микросхема К155ЛЛ1 потребляет ток равный 38 мА, если на всех входах
присутствует напряжение низкого уровня.
2.4 Микросхема К155ЛА8. (4 логических элемента 2И-НЕ)
Выходное напряжение
высокого уровня
Ток потребления при низком
уровне выходного напряжения
Ток потребления при высоком
уровне выходного напряжения
Время задержки при переходе: от «1» к «0» - 18 нс ; от «0» к «1» - 60 нс
2.5 Микросхема К155ЛЕ1. (4 логических элемента 2ИЛИ-НЕ)
Выходное напряжение низкого
уровняне более 0,4 В
Выходное напряжение
высокого уровня
Ток потребления при низком
уровне выходного напряжения
Ток потребления при высоком
уровне выходного напряжения
Логический элемент исключающее ИЛИ применяется как Сумматор по модулю 2
или используется для задерживания цифрового импульса. Его часто включают как
фазовый компаратор, определяющий момент равенства частот я фаз двух цифровых
последовательностей. Среди прочих устройств с помощью элементов исключающее ИЛИ
часто проектируют генераторы строго фазированных многофазных
последовательностей.
Микросхема К155ЛП5 потребляет 30 мА, время задержки распространения
сигнала 22 нс.
Суммирование происходит согласно уравнению
Если выбрана положительная логика, то вход Сn нельзя оставлять свободным, если он не используется,
необходимо соединить его с низким уровнем
Блок индикации. Содержит следующие микросхемы: восьмиразрядный буферный
регистр К555ИР22.
Запись информации в триггеры регистра происходит при подаче лог. 1 на
вход С, в этом случае сигналы на выходах регистра повторяют входные, регистр
«прозрачен» для сигналов на входах D1 - D8. При подаче лог. 0 на вход С регистр
переходит в режим хранения информации.
Выходы микросхемы находятся в активном состоянии, если на вход Z подан лог. 0. Если же на вход Z подать лог. 1, то выходы регистра
перейдут в высокоимпедансное состояние. Сигнал на входе Z не влияет на запись в триггеры,
запись может производиться как при лог. 0, так и при лог. 1 на этом входе.
Состоит из 2 независимых 4-разрядных двоичных асинхронных счетчика со
сбросом.
2.10 Микросхема К155ИД1. Дешифратор
Микросхема К155ИЕ7. Реверсивный счётчик.Микросхема
К155ИЕ7-четырехразрядный реверсивный счетчик. Счетчик ИЕ7 - двоичный.
Импульсные тактовые входы для счета на увеличение +1 (вывод 5) и на уменьшение
-1 (вывод 4) в этих микросхемах раздельные. Состояние счетчика меняется по
положительным перепадам тактовых импульсов от низкого уровня к высокому на
каждом из этих тактовых входов.
Рис. Ток потребления не более 102 мА
2.12 Микросхема К555ИР16. Сдвиговый регистр
Микросхема К555ИР16 представляет собой универсальный четырехразрядный
сдвиговый регистр влево с последовательно-параллельным вводом и параллельным
выводом информации.
Имеет входы: D - для подачи последовательной информации при сдвиге; D0 -
D3 - для подачи информации при параллельной записи; С - для тактовых импульсов;
SE - для выбора режима параллельной записи и W - для перевода выходов в
высокоимпедансное состояние.
2.13 Микросхема К155ИР13 восьмиразрядный реверсивный
сдвигающий регистр
Имеет 8 выходов параллельного кода и следующие входы: D1 - D8 - для подачи информации при параллельной записи, DR и DL - для подачи информации при последовательной записи и сдвиге
вправо и влево соответственно, С - для подачи тактовых импульсов, SR и SL - для управления режимом и R - для сброса триггеров регистра.
2.14 Микросхема HM62256. Статическая ОЗУ
• Высокая скорость: Время С быстрым доступом 85/100/120/150 нс (макс.)
• Единственное 5-вольтовое предоставление
• Ввод и вывод общих данных: вывод с тремя состояниями
• Непосредственно совместимый TTL: Все вводы и выводы
Восемь двунаправленных вывода данных типа 3С. Организация памяти 32К х 8,
сигнал разрешения выхода -OE. Когда сигнал разрешения выхода -OE. пассивен
(равен единице), входы/выходы данных микросхемы находятся в состоянии 3С
независимо от режима работы.
Ток потребления в режиме работы не превышает 50 мА
Ток потребления в режиме ожидания не превышает 2 мА
Разработка схем отдельных структурных блоков
Данный блок представляет собой логическую операцию ИЛИ. В этой операции
используются логические элементы ИЛИ на которые подаются сигналы с шины данных.
В данном случае используется сокращённое изображение буферного регистра.
В начале производится сложение двух операндом (так как разрядность
операндов равна 3, чётырёх разрядного сумматора нам вполне хватит ), после
этого результат сдвигается вправо на 2 разряда (происходит деление на 4 то есть
на 2^2) , используется 2 сдвиговых регистра, для того чтобы не потерять дробную
часть, число сдвигов задано счётчиком и равно, после досчёта, счётчик
сбрасывается, и результат из буфера попадает на шину результата.
В этом блоке производится умножение которое заменено на операции
сложения, в данном случае число B
нужно сложить само с собой D раз,
для этого нужно зациклить операцию сложения, в данном случае мы используем
связку сумматора и буфера для того чтобы контролировать операцию сложения, на
счётчик подаётся число D+1
так как импульсом с номером В мы разрешим только предпоследнее сложение, в
данном случае мы будем использовать вычитающий счётчик, число D+1 запоминается в счётчике, после
счётного импульса из числа вычитается 1, результат появляется на выводах и
перезаписывается в счётчик, по достижении нулевого результата суммирование
прекращается, далее к результату умножения прибавляется операнд D результат
выводится через буфер на шину результата и счётчик сбрасывается.
В данном блоке производится вычитание операнда D из операнда B,
операция вычитания заменяется операцией сложения но при этом вычитаемое число
нужно перевести в дополнительный код (пронвертировать все биты и прибавить
единицу), что и происходит в самом начале, а затем производится сложение
операнда D с операндом В, переведённым в
дополнительный код, после этого результат через буфер попадает на шину
результата.
В данном блоке производится операция возведения операнда А в 3 степень,
операция умножения заменена на операции сложения, для управления сложением
используется связка буфера и сумматора, в данном блоке используются 2 счётчика
так как первый счётчик управляет работой второго счётчика, после того как
второй счётчик досчитал до 0 он сбрасывается, посылает сигнал разрешения работы
первому счётчику после этого первый счётчик вычитает из значения (A+1) единицу,
и разрешает работу второму счётчику и так до тех пор пока на обоих счётчиках не
появятся нули, после этого результат через буфер попадает на шину результата.
В данном блоке происходит сложение операндов D и В а затем умножение результата сложения на 8, в данном
случае умножение на производится сдвигом влево на число бит равное n, где n = 1 так как 2 это 2^1, для
сдвига используется реверсивный регистр который настроен на сдвиг влево, после
этого результат выводится на шину результата данных через буфер.
Данный блок представляет собой блок выбора типа операции и номера
операции. Снизу подаётся сигнал выбора типа операции, на входы дешифратора
подаётся код операции. Для блока выбора типа операции используются два
последовательно соединённых инвертора так, к примеру, для выбора логических
операции нужно подать на вход логическую единицу она останется неизменной после
двух операций инверсии, но после первой инверсии сигнал логической единицы
превратится в логический ноль и запретит выполнений арифметических операций, и
наоборот если подать логический ноль то будут доступны арифметические операции
а не логический.
Данный блок предназначен для ввода операндов, операнды представляют собой
3 разрядные числа и загружаются параллельно, также числа дополнены нулями в
старших разрядах, для удобства использования.
Данный блок предназначен для сохранения результата операций. Этот блок
содержит два счётчика каскадно-включенных для увеличения разрядности, счётчики
предназначены для увеличения адреса в статическом ОЗУ, в котором будут
храниться результаты операций.
Данный блок предназначен для отображения результата операции, блок
представляет собой набор светодиодом соединённых по схеме с общим каодом.
На данном этапе проектирования микроконтроллера большой степени
интеграции на микросхемах малой и средней степени интеграции, необходимо
произвести расчёт потребляемого тока разработанной схемы.
Для определения тока потребления всей разработанной микросхемой необходимо
найти ток потребления каждым блоком в отдельности.
4 двухвходовых элемента
исключающее ИЛИ
Восьмиразрядный реверсивный
сдвигающий регистр
Микросхема HM62256.
Статическая ОЗУ.
Общий ток потребления, т.е. ток потребления всей разработанной схемы,
определится как сумма токов потребления отдельных её блоков:
Таблица 4. Суммарный ток потребления и количество микросхем.
Интегральная электроника позволила значительно улучшить параметры
цифровых устройств. Разработчики цифровых устройств, при проектировании нового
изделия стремятся использовать максимально возможно те преимущества, которые
даёт современная элементная база.
Идеальный тип логического элемента должен обладать максимальным
быстродействием, логическими возможностями, высокой помехозащищённостью при
минимальных мощности рассеяния, габаритах корпуса, массе и стоимости в широком
диапазоне рабочих температур и других воздействий.
Современные серии логических элементов удовлетворяющих только
определённой совокупности этих требований, поэтому при разработке, как правило
всегда принимается компромиссное решение.
Важнейшие параметры логических элементов - быстродействие,
характеризуемое средней задержкой распространения сигнала, и мощность
потребления, отнесённая к одному логическому элементу (причём под логическим
элементом понимается схема, реализующая простейшую одноступенчатую или
двухступенчатую функцию типа И, ИЛИ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ).
По мощности потребления логические элементы в настоящее время делят на
следующие группы:
· среднемощные (3МВтПохожие работы на - Разработка схемы микроконтроллера Курсовая работа (т). Информатика, ВТ, телекоммуникации.
Ликвидация Предприятий Реферат
Асинхронное Электронное Обучение Достоинства И Недостатки Реферат
Курсовая Работа На Тему Расчет И Исследование Динамических Показателей И Показателей Качества Двухконтурных Систем Автоматического Управления
Дипломная работа по теме Организация финансового менеджмента в ЗАО СК 'РОСНО'
Контрольная Работа По Теме Углеводы Вариант 2
Сочинение Про Зайца 5 Класс
Доклад: Подводные лодки О.Б. Герна
Сочинение Используя Одну Часть Речи
Контрольная работа по теме Живопись Голландии на примере группового портрета
Мен Бақыттымын Эссе
Сочинение На Тему Равия Достойный Плод
Курсовая Работа На Тему Строение И Функции Нервной Системы
Реферат: Кто же истинный «Король репортажа»?
Реферат по теме Этика и мораль юриста
Реферат: Андский кондор
Реферат: Большой веретенник
Конспекты лекций: Строительство
Контрольная работа: Особенности физиократического учения Ф. Кенэ
Реферат: Продовольственная безопасность. Скачать бесплатно и без регистрации
Поверка Измерительной Системы Курсовая Работа
Похожие работы на - Мониторинг и прогнозирование геофизических процессов
Контрольная работа: Информационные технологии и компьютерные системы, обеспечивающие обучение служащего профессиональной деятельности
этапе.