Работа с графическим редактором Quartus II - Программирование, компьютеры и кибернетика курсовая работа

Главная

Программирование, компьютеры и кибернетика
Работа с графическим редактором Quartus II

Графический ввод схемы и симуляция в Quartus II. Основные логические элементы. Описание логических схем при помощи языка AHDL, его элементы. Зарезервированные ключевые слова. Моделирование цифровых схем с использованием параметрических элементов.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Нужна помощь с учёбой? Наши эксперты готовы помочь!
Нажимая на кнопку, вы соглашаетесь с
политикой обработки персональных данных

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

графический редактор quartus симуляция
На рисунке 2.1 показан элемент "НЕ", который реализует функцию логического отрицания .
Элемент "ИЛИ" (рисунок 2.2) и элемент "И" (рисунок 2.3) реализуют функции логического сложения и логического умножения соответственно.
Функции Пирса и функции Шеффера реализуются при помощи элементов "ИЛИ-НЕ" и "И-НЕ", приведенных на рисунках 4 и 5 соответственно.
Элемент Пирса можно получить последовательным соединением логических элементов "ИЛИ" и элемента "НЕ", а элемент Шеффера - в виде последовательного соединения логических элементов "И" и элемента "НЕ". На рисунках 2.6 и 2.7 показаны элементы "отрицающее ИЛИ" та "отрицающее ИЛИ-НЕ", которые реализуют функции неравнозначности и неравнозначности с отрицанием соответственно.
Рис. 2.7 элемент "отрицающее ИЛИ-НЕ"
Логические элементы, которые реализуют операции конъюнкции, дизъюнкции, функции Пирса и Шеффера, могут быть, в общем случае, n -входовыми. В таблице истинности такого элемента количество возможных комбинаций входных переменных N , в общем случае равняется: N = 2 n, где n - число входных переменных.
Логические элементы используются для построения интегральных микросхем, которые выполняют разнообразные логические и арифметические операции.
ФАЛ любой сложности можно реализовать при помощи обозначенных логических элементов. В качестве примера рассмотрим ФАЛ, заданную в алгебраической форме, в виде:
Для реализации заданной функции на элементах "И-НЕ" используют двойную инверсию функции (теорему де Моргана):
Реализация проекта цифровой схемы в Quartus II.
Рассмотрим работу с графическим редактором Quartus II на примере реализации булевой функции: .
Запускаем Quartus II. Создаем новый проект. Для этого выбираем пункт меню File\New Project Wizard .
Появляется диалоговое окно мастера-помошника создания проекта. Нажимаем кнопку Next .
Выбираем папку, где будет размещен проект, например: c : \altera\marsohod\flipflop_sim . И указываем название проекта flipflop .
Quartus II спрашивает, нужно ли создать папку которая еще не существует. Отвечаем "Да". Чтобы создать новый файл, принадлежащий проекту, выбираем пункт меню File\New , или нажимаем кнопку New на панели инструментов.
Нужно создать файл, описывающий устройство. Это Design File . Выбираем создание схемы Block Diagram\Schematic File .
Сохраняем наш новый файл под именем flipflop . bdf .
В поле графического редактора схем нажимаем правую кнопку мыши и в выпадающем меню выбираем пункты Insert\Symbol - вставить элемент. Или на панели инструментов выбираем кнопку Symbol Tool .
Из библиотек Quartus II выбираем элементы примитивов \primitives\logic\ . Нужно два элемента "И" на 2 входа - это \primitives\logic\ and 2 , один элемент "И" на 3 входа - \primitives\logic\and3 , один элемент "И-НЕ" на 2 входа - \primitives\logic\nand2 , один элемент "ИЛИ" на 4 входа - \primitives\logic\or4 , три элемента "Инверсия" - \primitives\logic\not .
Точно так же выбираем нужные нам входы и выходы \ primitives\pin\input и \primitives\pin\output .
Вот все элементы, которые будут нужны для схемы. В графическом редакторе можно кликать на элементы и выделять их. Обычные Ctrl+C и Ctrl+V позволяют копировать и вставлять выделенные участки схемы или отдельные элементы.
Выбирая на панели инструментов Orthogonal Node Tool, можно соединять элементы между собой. Добавим еще входы и выходы. Назовем их - клик правой кнопки мыши на элементе и выбираем пункт меню свойства Properties.
Создание проекта практически завершено - можно симулировать его.
Прежде чем делать симуляцию нужно откомпилировать проект. Выбираем пункты меню Processing\Start Compilation (или выбрать на панели инструментов кнопку Start Compilation ).
Создадим файл для симуляции. В нем можно будет описывать входные сигналы и задавать выходные сигналы. Выбираем пункт меню File\New и затем в появившемся диалоге Verification\Debugging Files\ University Program VWF ( Vector Waveform File ).
Сохраним файл симуляции под именем, например, flipflop . vwf .
Надо выбрать элементы, которые будем смотреть и которые будем определять. Клик правой клавиши мыши на левой панели Names и в выпадающем меню выбираем пукнт Insert\Insert Node or Bus.
Появилось диалоговое окно. В нем можно набрать имя выхода какого-нибудь сигнала или элемента. Полное имя сигнала может быть очень длинным и не всегда понятным. Поэтому лучше воспользоваться поиском сигнала в проекте. Нажимаем кнопку Node Finder .
Появляется диалоговое окно для поиска сигналов в проекте Node Finder. В поле Look указано имя нашего проекта - в нем будет поиск сигнала. Здесь ничего менять не нужно. В поле Named можно задать часть имени сигнала или провода.
Например, надо найти выход модуля с именем data, но в проекте несколько модулей с выходами/входами с таким именем. Тогда для поиска в этом поле Named нужно указать *data*.
Потом нажать кнопку List ( произвести поиск) и в таблице Nodes Found будет показан список всех модулей содержащих такой сигнал. Если указать просто *, то это значит, что будут отображены вообще все сигналы, не зависимо от имени.
Еще важное поле - Filter. Здесь из списка можно выбрать тип сигналов для поиска. Выбираем сейчас Pins: All - то есть физические входы и выходы микросхемы.
Нажимаем кнопку List и видим список входов и выходов.
Выбираем все нужные сигналы слева в таблице найденных сигналов Nodes Found и переносим их вправо в таблицу выбранных сигналов Selected Nodes . Нажимаем кнопку "OK".
Прежде чем редактировать сами сигналы нужно задать временную сетку (для удобства кратную 2). Для этого надо зайти в пункт меню Edit\Grid Size или нажать на панели инструментов кнопку Count Value .
Запускаем симулятор из пункта меню Processing\Run Functional Sim ulation ( или на панели инструментов выбрать кнопку Run Functional Simulation ).
Результат моделирования работы схемы в сигнальном редакторе.
Используемые пользователем идентификаторы
Начинает комментарий в стиле VHDL, который продолжается до конца строки
Заключает с двух сторон комментарий стиля AHDL
Заключают и определяют последовательные имена групп. Заключают имена выводов в секции подпроекта (Subdesign Section) и в прототипах функций. Заключают (необязательно) входы и выходы таблиц в объявлении Truth Table. Заключают состояния в объявлении цифрового автомата State Machine. Заключают более приоритетные операции в булевых выражениях. Заключают необязательные варианты в секции проекта Design Section (внутри объявления назначения ресурсов Assignment).
Заключают диапазон значений в десятичном имени группы
Заключают строку в объявлении названия Title Заключают цифры в не десятичных номерах Заключают путь в объявлении Include. Могут (необязательно) заключать имя проекта и устройства в секции проекта Design Section. Могут (необязательно) заключать имя в объявлении назначения клики графа Clique Assignment.
Отделяет символические имена переменных в макрофункции или примитиве от имен портов. Отделяет имя файла от расширения
Разделяет наименьшее и наибольшее значение в диапазонах
Заканчивает объявления и секции в языке AHDL
Разделяет элементы последовательных групп и списков
Отделяет символические имена от типов в объявлениях и назначениях ресурсов.
Присваивает символические узлы выводам
объявлениях назначения ресурсов Resource
Присваивает значения по умолчанию GND и VCC входам в секции подпроекта Subdesign.
Присваивает установочные значения в вариантах.
Присваивает значения состояниям в машине состояний.
Присваивает значения в булевых уравнениях.
Отделяет входы от выходов в объявлениях таблицы истинности Truth Table.
Отделяет предложения с WHEN от булевых выражений в операторе Case.
B"<последовательность из 0, 1, X>", где символ Х обозначает безразличное значение
O"< последовательность цифр 0-7>" или Q"< последовательность цифр 0-7>"
X"< последовательность цифр 0-9, букв A-F>" или
H"< последовательность цифр 0-9, букв A-F>"
Каждый оператор представляет собой логический вентиль с двумя входами; исключение составляет оператор NOT, являющийся префиксным инвертором. Для записи логического оператора можно использовать его имя или символ.
Выражения, в которых используются эти операторы, интерпретируются по-разному в зависимости оттого, что представляют собой операнды: одиночные узлы (вершины), группы или числа. Кроме того, выражения с оператором NOT интерпретируются не так как другие логические операторы.
Реализация проекта цифровой схемы в текстовом редакторе Quartus II.
Рассмотрим работу с текстовым редактором Quartus II на примере реализации булевой функции: .
Создаем проект как в Задании №1, выбирая при этом другое имя проекта, например: lab21 . qpf . Чтобы создать новый файл, принадлежащий проекту, выбираем пункт меню File\New .
Нужно создать файл, описывающий устройство в текстовом редакторе. Выбираем Design File \ AHDL File .
Сохраняем новый файл под именем lab21 . bdf .
Описание булевой функции на языке AHDL.
Прежде чем делать симуляцию нужно откомпилировать проект. Выбираем пункты меню Processing\Start Compilation (или выбрать на панели инструментов кнопку Start Compilation ).
Создадим файл для симуляции. В нем можно будет описывать входные сигналы и задавать выходные сигналы. Выбираем пункт меню File\New и затем в появившемся диалоге Verification\Debugging Files\ University Program VWF ( Vector Waveform File ).
Надо выбрать элементы, которые будем смотреть и которые будем определять. Клик правой клавиши мыши на левой панели Names и в выпадающем меню выбираем пукнт Insert\Insert Node or Bus.
Появилось диалоговое окно. В нем можно набрать имя выхода какого-нибудь сигнала или элемента. Полное имя сигнала может быть очень длинным и не всегда понятным. Поэтому лучше воспользоваться поиском сигнала в проекте. Нажимаем кнопку Node Finder .
Появляется диалоговое окно для поиска сигналов в проекте Node Finder. В поле Look указано имя нашего проекта - в нем будет поиск сигнала. Здесь ничего менять не нужно. В поле Named можно задать часть имени сигнала или провода. Например, надо найти выход модуля с именем data, но в проекте несколько модулей с выходами/входами с таким именем. Тогда для поиска в этом поле Named нужно указать *data*. Потом нажать кнопку List ( произвести поиск) и в таблице Nodes Found будет показан список всех модулей содержащих такой сигнал. Если указать просто *, то это значит, что будут отображены вообще все сигналы, не зависимо от имени. Еще важное поле - Filter. Здесь из списка можно выбрать тип сигналов для поиска. Выбираем сейчас Pins: All - то есть физические входы и выходы микросхемы. Нажимаем кнопку List и видим список входов и выходов.
Выбираем все нужные сигналы слева в таблице найденных сигналов Nodes Found и переносим их вправо в таблицу выбранных сигналов Selected Nodes . Нажимаем кнопку "OK".
Прежде чем редактировать сами сигналы нужно задать временную сетку (для удобства кратную 2). Для этого надо зайти в пункт меню Edit\Grid Size или нажать на панели инструментов кнопку Count Value .
Запускаем симулятор из пункта меню Processing\Run Functional Simulation ( или на панели инструментов выбрать кнопку Run Functional Simulation ).
Результат моделирования работы схемы в сигнальном редакторе.
Составим таблицу перекодировки состояний автомата и их двоичный код.
Изобразим граф состояния с учетом таблицы перекодировки.
Составим таблицу истинности автомата с учетом представленного графа.
Создаем проект как в Задании №1, выбирая при этом другое имя проекта, например: lab4 . qpf . Чтобы создать новый файл, принадлежащий проекту, выбираем пункт меню File\New .
Нужно создать файл, описывающий устройство. Это Design File . Выбираем создание схемы Block Diagram\Schematic File .
Сохраняем наш новый файл под именем lab4 . bdf .
В поле графического редактора схем нажимаем правую кнопку мыши и в выпадающем меню выбираем пункты Insert\Symbol - вставить элемент. Или на панели инструментов выбираем кнопку Symbol Tool .
С помощью примитивов, входов, выходов проектируем функциональную схему в редакторе Quartus II без минимизации. Расставляем значения состояний в зависимости от логики таблицы истинности.
Прежде чем делать симуляцию нужно откомпилировать проект. Выбираем пункты меню Processing\Start Compilation (или выбрать на панели инструментов кнопку Start Compilation ).
Создадим файл для симуляции. В нем можно будет описывать входные сигналы и задавать выходные сигналы. Выбираем пункт меню File\New и затем в появившемся диалоге Verification\Debugging Files\ University Program VWF ( Vector Waveform File ).
Надо выбрать элементы, которые будем смотреть и которые будем определять. Клик правой клавиши мыши на левой панели Names и в выпадающем меню выбираем пукнт Insert\Insert Node or Bus.
Появилось диалоговое окно. В нем можно набрать имя выхода какого-нибудь сигнала или элемента. Полное имя сигнала может быть очень длинным и не всегда понятным. Поэтому лучше воспользоваться поиском сигнала в проекте. Нажимаем кнопку Node Finder . Появляется диалоговое окно для поиска сигналов в проекте Node Finder. Нажимаем кнопку List и видим список входов и выходов. Выбираем все нужные сигналы слева в таблице найденных сигналов Nodes Found и переносим их вправо в таблицу выбранных сигналов Selected Nodes . В данном задании достаточно добавить шину входящих сигналов, то есть Input Group, и все выходы. Нажимаем кнопку "OK".
Запускаем симулятор из пункта меню Processing\Run Functional Simulation ( или на панели инструментов выбрать кнопку Run Functional Simulation ). С помощью кнопок Forcing Low (0) и Forcing High (1) на панели инструментов ставим определенные значения "0" и "1" для а и b.
Результат моделирования работы схемы в сигнальном редакторе.
Значение параметров сигналов в редакторе подробнее:
При значениях а=0 и b=0 сигнал идет по ветке (рис.1.1): 6-4-11-12-1-2-3-14-8-7, что соответствует графу.
При значениях а=0 и b=1 сигнал идет по ветке (рис.1.2): 6-4-11-12-1-9-3-14-8-7, что соответствует графу.
При значениях а=1 и b= сигнал идет по ветке (рис.1.3): 6-4-13-10-5-0-3-14-8-7, что соответствует графу.
При значениях а=0 и b=0 сигнал идет по ветке (рис.1.4): 6-4-13-10-15-0-3-14-8-7, что соответствует графу.
1. Методические указания по выполнению лабораторных работ для студентов вечернего и заочного отделений специальности 230101. Составители: О.Е. Добронравов, Л.В. Казанцева, М.И. Антик.
2. Информация с сайта http://marsohod.org/index. php/ourblog/11/86-quartussim.
3. Соловьев В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем. - М.: Горячая линия - Телеком, 2001. - 636 с.
4. Стешенко В. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов - М.: Додека, 2000. - 128 с.
5. Стешенко В. ПЛИС фирмы ALTERA: элементная база, система проектирования и языки описания аппаратуры - М.: Додека, 2002. - 576 с.
6. А.П. Язык описания цифровых устройств AlteraHDL: Практический курс. - М.: ИП "Радиософт", 2001. - 224 с.
7. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: учебное пособие для втузов. СПб.: "Политехника", 1996.885 с.
Описание комбинационных и последовательностных логических устройств, групповых операций, цифровых таблиц истинности с учетом архитектурных особенностей. Особенности языка AHDL. Зарезервированные ключевые слова. Реализация иерархического проекта. реферат [2,2 M], добавлен 23.01.2014
Изучение логических операций и правил их преобразований. Моделирование цифровых схем, состоящих из логических вентилей. Способы описания работы логического устройства - таблицы истинности, временные диаграммы, аналитические функции, цифровые схемы. лабораторная работа [2,1 M], добавлен 02.03.2011
Генератор для входных параметров логических элементов. Ключевые понятия и принципы конструирования функциональных схем электронных устройств. Схемы некоторых устройств компьютера. Творческая мастерская Excel-графики, вентильные сказки братьев Гейтс. методичка [2,1 M], добавлен 16.03.2014
Применение математических методов для решения логических задач и построения логических схем. Определение и реализация булевых функций. Основные схемы функциональных элементов. Программируемые логические матрицы. Правила составления таблицы истинности. курсовая работа [821,6 K], добавлен 19.03.2012
Оценка риска статического сбоя по всем выходным переменным. Анализ цифровых схем по методу простой итерации и событийному методу. Моделирование аналоговых схем: метод узловых потенциалов и переменных состояния. Анализ цифровых схем по методам Зейделя. контрольная работа [382,1 K], добавлен 10.11.2010
Типовые комбинационные схемы. Основы математического аппарата анализа и синтеза логических устройств. Функциональная полнота элементов Шеффера и Пирса. Логические элементы, образующие логический базис. Особенности синтеза схем с запрещенными комбинациями. методичка [977,1 K], добавлен 28.04.2009
Двоичная система исчисления. Характеристика понятий систем исчисления, значение позиции. Десятичные числа и их двоичные и шестнадцатеричные эквиваленты. Двоичные логические элементы, обработка цифровых сигналов. Построение комбинационных логических схем. учебное пособие [68,7 K], добавлен 09.02.2009
Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д. PPT, PPTX и PDF-файлы представлены только в архивах. Рекомендуем скачать работу .

© 2000 — 2021



Работа с графическим редактором Quartus II курсовая работа. Программирование, компьютеры и кибернетика.
Реферат: Базальные ганглии. Скачать бесплатно и без регистрации
Рефераты На Тему История России
Презентация На Тему Леонард Эйлер: Великий Математик И Не Только
Реферат: Рефракторы XIX столетия
Сочинение Мой Любимый Московский Район
Контрольная Работа По Астрономии 10 Класс Астрометрия
Доклад: Философия Оригена
Реферат: Плов
Реферат по теме Учение об иконе в православной и католической традициях
Сочинение по теме Общество не вправе заключать "контракт со смертью"
Причинная Связь В Объективной Стороне Преступления Реферат
Эссе Путешествие По Древнему Египту
Соотношение светской и религиозной духовности
Реферат Современный Человек
Курсовая работа: Производительность и эффективность труда
Сочинение Мой Любимый Телеканал
Курсовая работа по теме Совершенствование дорожного движения в зоне остановочного пункта маршрутного пассажирского транспорта 'Ул. Калинина' (в сторону ул. Сурганова)
Эссе На Тему Социальной Работы
Абай Құнанбайұлы Туралы Эссе
Демократический Стиль Руководства Реферат
Организация деятельности гостиницы "АМАКС" - Менеджмент и трудовые отношения курсовая работа
Математическое и имитационное моделирование - Математика методичка
Пути совершенствования деятельности авиапредприятия ОАО "Авиакомпания "Полет" - Менеджмент и трудовые отношения дипломная работа