Проектирование сумматора двоично-десятичных чисел - Коммуникации, связь, цифровые приборы и радиоэлектроника курсовая работа

Назначение устройства, его cтруктурная схема, элементная база. Функциональная схема сложения в двоично-десятичном коде. Время выполнения операции. Принцип работы суммирующего счетчика в коде Грея. Синтез функций возбуждения триггеров. Временные диаграммы.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Нужна помощь с учёбой? Наши эксперты готовы помочь!
Нажимая на кнопку, вы соглашаетесь с
политикой обработки персональных данных

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
В процессе курсового проектирования необходимо разработать два цифровых устройства. Все цифровые устройства делятся на комбинационные и последовательностные. Комбинационные устройства называют также комбинационными цепями (КЦ), а последовательностные - автоматами с памятью (АП). Различия между КЦ и АП имеют фундаментальный характер.
Выходные величины КЦ зависят только от текущего значения входных величин (аргументов). Предыстория значения не имеет. После завершения переходных процессов в КЦ на их выходах устанавливаются выходные величины, на которые характер переходных процессов влияния не оказывает. Во время переходных процессов на выходах КЦ появляются временные сигналы, не предусмотренные описанием работы КЦ и называемые рисками. Со временем они исчезают, и выход КЦ приобретает значение, предусмотренное логической формулой, описывающей работу цепи. С этой точки зрения переходные процессы в КЦ не опасны. Сумматор относится к категории КЦ.
Переходы АП из одного состояния в другое начинаются с некоторого исходного состояния Q0, задание которого также является частью задания автомата. Следующее состояние зависит от Q0 и поступивших входных сигналов X. В конечном счете, текущее состояние и выходы автомата зависят oт начального состояния и всех векторов X, поступавших на автомат в предшествующих сменах входных сигналов. Таким образом, вся последовательность входных сигналов определяет последовательность состояний и выходных сигналов. Это объясняет название «последовательностные схемы», также применяемое для обозначения АП.
Автоматы с памятью в каноническом представлении разделяют на две части: память и комбинационную цепь. На входы КЦ полаются входные сигналы и сигналы состояния АП. На ее выходе вырабатываются выходные сигналы и сигналы перевода АП в новое состояние.
1. ПРОЕКТИРОВАНИЕ СУММАТОРА ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ
1.1 Назначение устройства. Структурная схема
По заданию нам необходимо создать сумматор двоично-десятичных чисел. Исходя из задания структурную схему можно представить в виде, представленном на рисунке 1.
Рисунок 1 - Структурная схема устройства.
1.2 Функциональная схема сложения в двоично-десятичном коде
По общему правилу сложения двоично-десятичных чисел к тетрадам числа с большим модулем прибавляются дополнительные до числа 910 = 10012 коды тетрад другого числа. Поскольку максимальное значение чисел на входах и выходе арифметического устройства ограничено величиной 199, в сумматоре достаточно 2,25 декад.
Рисунок 2 - Сумматор двоично-десятичных чисел
На рисунке 2 изображена схема одной декады сумматора двоично-десятичных чисел, выполненного на интегральных 4-разрядных двоичных сумматорах DD1 и DD3 и компараторе DD2. Операцию сложения выполняет сумматор DD1. При сумме большей или равной десяти на выходе микросхемы DD2, которая является схемой сравнения двоичных чисел, формируется сигнал переноса Р10. На второй вход (B0…B3) микросхемы DD2 подается двоичный эквивалент числа 9 (1001). Сумматор DD3 осуществляет десятичную коррекцию результата суммирования. При отсутствии сигнала переноса на выходе микросхемы DD3 повторяется код числа, который был на выходе DD1, поскольку на входы В поданы лог. 0. При наличии сигнала переноса Р10 = 1 на входах В1 и В2 устанавливаются лог. 1, что соответствует коду числа 6.
Для проектирования заданного дискретного устройства (ДУ) в курсовой работе используется 1561 (CD4000B) серия МИС, обзор основной элементной базы которой приведен ниже.
Эти микросхемы отличаются очень малым потреблением тока в статическом режиме -- 0,1... 100 мкА, высокой надежностью и помехоустойчивостью.
Отличительной особенностью микросхем серии КР1561 является наличие буферных элементов не только на выходах сложных элементов, как в микросхемах серий К176, К561 и 564, но и на входах и выходах всех микросхем, независимо от их сложности. Кроме того, микросхемы КР1561 защищены от перегрузок как по входу, так и по выходу (в выходные цепи добавлены токоограничительные резисторы), но некоторые из элементов данной серии имеют меньший допустимый диапазон питающего напряжения.
Стандартные статические нагрузочные характеристики микросхем серии КР1561 следующие. При лог. 0 на выходе и выходном напряжении 0,4; 0,5; 1,5 В выходной втекающий ток не менее 0,44; 1,1; 3 мА при напряжении питания 5,10,15 В соответственно. Те же нормы существуют и для вытекающих токов в состоянии лог. 1 при выходном напряжении 4,6; 9,5; 13,5 В соответственно. Кроме того, гарантируется, что при напряжении питания 5 В, выходном напряжении 2,5 В выходной вытекающий ток при лог. 1 составит не менее 1,36 мА.
Реально выходные токи микросхем серии КР1561 значительно больше. При лог. 0 на выходе и выходном напряжении 0,5 В выходной ток составляет примерно 3...5, 5...10, 6...15мА при напряжении питания 5, 10, 15 В соответственно. Аналогично вытекающий ток в состоянии лог. 1 при выходном напряжении, на 0,5 В меньшем, чем напряжение питания, составляет при тех же напряжениях питания примерно 1,2... 1,5; 2...3; 3...4 мА.
При напряжении на выходе 1 В в состоянии лог. 0 выходной втекающий ток составляет 6...10,10...20,12...25 мА при указанных выше напряжениях питания, при напряжении, на 1 В меньшем напряжения питания, в состоянии лог. 1 вытекающий ток 2...3, 4...5,5...7 мА соответственно.
Ток короткого замыкания при напряжении 5 В составляет около 10 мА в состоянии лог. 0 и около 6 мА в состоянии лог. 1, что позволяет подключать практически любые светодиоды к выходам микросхем этой серии без ограничительных резисторов. При напряжении питания 10 или 15 В ток короткого замыкания может достигать 20...60 мА, поэтому включение ограничительных резисторов необходимо.
Серии микросхем на КМОП-структурах, в частности 1561 серия, имеют на частоте 1 МГц динамическую мощность потребления 20мВт/ЛЭ, а их статическая мощность потребления измеряется единицами микроватт. Семейство быстродействующих КМОП-схем отличается от своих предшественников соответственно в 5 и 10 раз увеличенным быстродействием. Напряжение U0 = 0В (вход схемы “0”) подводится к выводу 7 и UП=+10B (вход схемы Uп) - к выводу 14.
КР1561ЛА7 КР1561ЛА8 КР1561ЛА9
КР1561ЛЕ10 КР1561ЛЕ5 КР1561ЛЕ6
КР1561ЛН2 КР1561ЛП2 КР1561ИМ1
Рисунок 3 - элементная база серии КР1561
КР1561ЛН2 - 6 элементов НЕ с буферным выходом
КР1561ЛП2 - 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
КР1561ИМ1 - полный четырехразрядный сумматор
КР1561ИП2 - 4-разрядная схема сравнения
Быстродействие арифметического устройства следует оценивать по максимальной частоте тактовых импульсов, поступающих на синхронизирующий вход. Максимальная частота тактовых импульсов - это максимально допустимая частота подаваемых в дискретное устройство импульсов, не приводящих к нарушению его работы. В общем случае для расчета максимальной тактовой частоты необходимо определить минимальные длительности тактового импульса и паузы между тактовыми импульсами. Тогда частоту fmax можно определить по формуле:
Длительность такта для синхронных схем дискретного устройства определяется исходя из быстродействия используемого триггера. Длительность паузы между тактовыми импульсами определяется временем переходного процесса в дискретном устройстве и оценивается максимальной длиной функциональной цепи:
где - максимальная задержка сигнала на одном элементе;
n - число уровней функциональной цепи (глубина КСх);
Вычисляем максимальную тактовую частоту дискретного устройства:
2. ПРОЕКТИРОВАНИЕ СУММИРУЮЩЕГО СЧЕТЧИКА В КОДЕ ГРЕЯ
Счётчики используются для построения таймеров или для выборки инструкций из ПЗУ в микропроцессорах. Они могут использоваться как делители частоты в управляемых генераторах частоты (синтезаторах). При использовании в цепи ФАП счётчики могут быть использованы для умножения частоты как в синтезаторах, так и в микропроцессорах.
Простейший вид счётчика - двоичный может быть построен на основе T-триггера. T-триггер изменяет своё состояние на прямо противоположное при поступлении на его вход синхронизации импульсов. Счётчики могут не только увеличивать своё значение на единицу при поступлении на счётный вход импульсов, но и уменьшать его.
Схема счётчика, позволяющего посчитать любое количество импульсов, меньшее шестнадцати, приведена на рисунке 4. Количество поступивших на вход импульсов можно узнать, подключившись к выходам счётчика Q0 … Q3. Это число будет представлено в двоичном коде.
Рисунок 4 - Схема четырёхразрядного счётчика, построенного на универсальных D-триггерах.
Для того чтобы разобраться, как работает схема двоичного счётчика, воспользуемся временными диаграммами сигналов на входе и выходах этой схемы, приведёнными на рисунке 5.
Рисунок 5 - Временная диаграмма четырёхразрядного счётчика.
Пусть первоначальное состояние всех триггеров счётчика будет нулевым. Это состояние мы видим на временных диаграммах. Запишем его в таблицу 1. После поступления на вход счётчика тактового импульса (который воспринимается по заднему фронту) первый триггер изменяет своё состояние на противоположное, то есть единицу.
Запишем новое состояние выходов счётчика в ту же самую таблицу. Так как по приходу первого импульса изменилось состояние первого триггера, то этот триггер содержит младший разряд двоичного числа (единицы). В таблице поместим его значение на самом правом месте, как это принято при записи любых многоразрядных чисел. Здесь мы впервые сталкиваемся с противоречием правил записи чисел и правил распространения сигналов на принципиальных схемах.
Подадим на вход счётчика ещё один тактовый импульс. Значение первого триггера снова изменится на прямо противоположное. На этот раз на выходе первого триггера, а значит и на входе второго триггера сформируется задний фронт. Это означает, что второй триггер тоже изменит своё состояние на противоположное. Это отчётливо видно на временных диаграммах, приведённых на рисунке 5. Запишем новое состояние выходов счётчика в таблицу 1. В этой строке таблицы образовалось двоичное число 2. Оно совпадает с номером входного импульса.
Продолжая анализировать временную диаграмму, можно определить, что на выходах приведённой схемы счётчика последовательно появляются цифры от 0 до 15. Эти цифры записаны в двоичном виде. При поступлении на счётный вход счётчика очередного импульса, содержимое его триггеров увеличивается на 1. Поэтому такие счётчики получили название суммирующих двоичных счётчиков.
Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4...5 раз.
Для проектирования заданного счетчика в курсовой работе используется 555 серия МИС, она обладает существенно пониженным временем задержки распространения, обзор основной элементной базы которой приведен ниже.
- время задержки распространения 9,5 нс;
- удельная потребляемая мощность 2 мВт/лэ;
- коэффициент разветвления по выходу 20;
Рисунок 6 - Элементная база серии 555
555 ЛН1 - 6 логических элементов НЕ;
555 ЛА1 - 2 логических элемента 4И-НЕ;
555 ЛА2 - логический элемент 8И-НЕ;
555 ЛА3 - 4 логических элемента 2И-НЕ;
555 ЛА4 - 3 логических элемента 3И-НЕ;
555 ЛЕ1 - 4 логических элемента 2ИЛИ-НЕ;
555 ЛЕ4 - 3 логических элемента 3ИЛИ-НЕ;
555 ЛЕ7 - 2 логических элемента 5ИЛИ-НЕ;
555 ЛП2 - 4 логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ;
555 ТМ2 - два D-триггера с установочными входами;
555 ТМ7 - 4 D-триггера с прямыми и инверсными выходами.
Установка триггера по входам R и S принудительная, поэтому сигналы синхронизации С и информационного входа D не изменяют состояние триггера на выходе во время действия сигналов R и S. По фронту первого импульса синхронизации на входе С логический уровень, присутствующий на входе D, записывается на первый однотактный триггер. По фронту второго импульса синхронизации на входе С логический уровень, присутствующий на входе D, записывается на второй однотактный триггер.
Входы R и S не зависят от импульсов синхронизации, т.е. являются асинхронными, и имеют активные высокие уровни. Поступление высокого уровня на входы R и S устанавливают оба однотактных D-триггера соответственно в «1», а низкого - в «0» независимо от входов D и C.
2.3 Синтез функций возбуждения триггеров
Для режима хранения нам необходимо, чтобы на входы R и S поступали сигналы разного уровня.
То есть , входы D и C в данном режиме в данном режиме должны быть неактивными.
В режиме загрузки нам необходимо загрузить такт работы счетчика. В данном случае сигнал, который должен появиться на Q, подается на входы R и S.
Составим таблицу возможных переходов данного счетчика.
Таблица 1 - возможные переходы счётчика в коде Грея
Минимизируем полученные функции возбуждения триггеров:
Если провести минимизацию для 5 переменных, то получим следующие функции:
По аналогии получим функции возбуждения триггеров и для 8 переменных:
2.4 Анализ работы счетчика после сбоя
В данном счетчике сбоев быть не должно, так как каждое состояние учтено в функциях возбуждения триггеров.
2.5 Временные диаграммы. Быстродействие счетчика
Рисунок 8 - Временные диаграммы счётчика в коде Грея
Временные состязания - это явление, которое может возникнуть при переключении триггера в новое состояние. Заключается оно в том, что новое значение на выходе триггера изменяет входную комбинацию сигналов, а это в свою очередь вызовет новое переключение триггера. Таким образом, элемент памяти может переключаться неоднократно и в результате возникают ложные комбинации.
В ходе выполнения курсового проекта освоены практические навыки проектирования и синтеза сумматора двоично-десятичных чисел, а также суммирующего счетчика в коде Грея. В результате получены схемы его реализации на элементах малой степени интеграции.
Иванов, В.И. Проектирование цифровых устройств [Текст]: учеб. пособие для студентов вузов / В.И. Иванов, В.С. Титов, М.В. Бобырь, А.С. Ястребов; Юго-Западный гос. ун-т.
Угрюмов, Е.П. Проектирование элементов и узлов ЭВМ [Текст]: Учеб. пособие для вузов/ Е.П. Угрюмов - М.: Высш. шк., 1987.- 318 с.
Аванесян, Г.Р. Интегральные микросхемы ТТЛ, ТТЛШ [Текст]: Справочник/ Г.Р. Аванесян, В.П. Левшин - М.: Машиностроение, 1993.- 256 с.
Применение интегральных микросхем в электронной вычислительной технике [Текст]. Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П. Иванов и др.; Под ред. Б.Н. Файзулаева и Б.В. Тарабрина.- М.: Радио и связь, 1987.- 384 с.
Шило, В.Л. Популярные цифровые микросхемы [Текст]: Справочник/ В.Л. Шило - М.: Радио и связь, 1987.- 352 с.
Чье, Ен Ун .Электроника. Цифровые элементы и устройства: Учеб. пособ. Хабаровск: Изд-во Хабар. гос. техн. ун-та, 2002. - 97 с.
Анализ и синтез асинхронного счетчика с КСЧ=11 в коде 6-3-2-1 и с типом триггеров JJJJ, его назначение, разновидности и технические характеристики. Пример работы суммирующего счетчика. Синтез JK–триггера (устройства для записи и хранения информации). курсовая работа [2,4 M], добавлен 25.07.2010
Интегральная микроэлектроника как элементная база дискретной техники. Применение биполярных и полевых транзисторов в качестве активных элементов цифровых микросхем. Выбор и обоснование структурной схемы суммирующего двоично-десятичного счетчика импульсов. курсовая работа [702,9 K], добавлен 04.06.2010
Разработка блока управления в АЛУ, выполняющего сложение чисел с плавающей точкой; структурная и функциональная схемы, алгоритм сложения чисел. Выбор типа автомата, преобразование таблиц переходов и выходов в таблицу функций возбуждения триггеров. курсовая работа [283,3 K], добавлен 06.08.2013
Исследование абстрактного цифрового автомата Мили заданного устройства. Алгоритм его работы, таблицы прошивки и возбуждения постоянного запоминающего устройства. Составление функции возбуждения, функциональной и электрической принципиальной схемы. курсовая работа [758,5 K], добавлен 18.02.2011
Функциональная и электрическая схемы, алгоритм работы устройства сложения с накоплением суммы. Выбор серии ИМС. Пояснения к принципиальной и функциональной электрической схеме. Временные диаграммы. Разработка и расчет печатной платы, схемы монтажа. курсовая работа [117,8 K], добавлен 08.06.2008
Особенности проектирования схемы ввода данных в параллельном коде с возможностью записи в D-триггеры с использованием элементов комбинационного и последовательного типа. Каскадное соединение мультиплексоров, дешифраторов, схема регистровой памяти. курсовая работа [370,6 K], добавлен 04.05.2014
Цифровые интегральные схемы. Функциональная схема устройства измерения длительности периода. Использование счетчика двоично-десятичного SN74ALS192. Жидкокристаллический индикатор ITS-E0190SRNP. Амплитуда входного сигнала. Интервал между измерениями. курсовая работа [3,8 M], добавлен 29.03.2016
Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д. PPT, PPTX и PDF-файлы представлены только в архивах. Рекомендуем скачать работу .

© 2000 — 2021



Проектирование сумматора двоично-десятичных чисел курсовая работа. Коммуникации, связь, цифровые приборы и радиоэлектроника.
Основные законы регулирования внешнеэкономической деятельности РФ
Эссе Отрасли
Доклад по теме Сущность и функции кредитного рынка
Методические Указания По Дипломному Проектированию
Хищение Виды Курсовая
Курсовая работа по теме Удосконалення обслуговування у готелі
Отчет По Практике Бизнес Информатика
Итоговая Контрольная Работа 9 Класс Ответы
Доклад: Курис, Иван Онуфриевич
Контрольная Работа Номер 2 Уравнения Вариант 2
Курсовая работа по теме Прибыль, ее экономическая сущность
Реферат На Тему Опыт Молодёжного Предпринимательства В Научно-Технической Сфере
Реферат: (до 30 слов) на русском языке и Ф. И. О
Реферат: Наука как форма культуры
Реферат: Константинов, Андрей Дмитриевич Коррумпированная Россия / Андрей Константинов и Агентство Журналистских Расследований. М. Олма-Пресс, 2006. 633, [5] с ил. Библиография: с. 632-634 (54 названия)
Сочинение На Тему Интерьер Моего Дома
Реферат: Основы коммуникативной культуры педагога
Курсовая работа по теме Информационное обеспечение в системе маркетинга
Курсовая работа по теме Основы ярмарочной и выставочной деятельности предприятия (на примере СП ОАО 'Спартак')
Что Такое Страх Сочинение 9.3
Анализ эффективности производства гидроразрыва пласта на объекте АВ11-2 Самотлорского месторождения - Геология, гидрология и геодезия дипломная работа
Муниципальный заказ в экономике муниципального образования - Государство и право курсовая работа
Начало императорского Китая - История и исторические личности презентация