Проектирование цифровых устройств компьютерных систем и комплексов - Коммуникации, связь, цифровые приборы и радиоэлектроника курсовая работа

Главная

Коммуникации, связь, цифровые приборы и радиоэлектроника
Проектирование цифровых устройств компьютерных систем и комплексов

Основные положения алгебры логики. Составление временной диаграммы комбинационной логической цепи. Разработка цифровых устройств на основе триггеров, электронных счётчиков. Выбор электронной цепи аналого-цифрового преобразования электрических сигналов.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Нужна помощь с учёбой? Наши эксперты готовы помочь!
Нажимая на кнопку, вы соглашаетесь с
политикой обработки персональных данных

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Целью данной курсового проекта является приобретение умений и навыков в области проектирования цифровых устройств компьютерной техники и промышленной электроники.
Курсовой проект направлен на решение следующих задач:
1) приобретение практических навыков в области разработки схем цифровых устройств на основе интегральных микросхем;
2) получение представлений о нормативно-технической документации, используемой при проектировании устройств цифровой схемотехники;
3) приобретение умений выполнения требований технического задания на проектирование цифровых устройств;
4) приобретение умений использования средств и методов автоматизированного проектирования при разработке цифровых устройств;
5) получение практических навыков расчёта показателей качества и надёжности проектируемых цифровых устройств.
Курсовой проект включает в себя пять основных разделов:
1) синтез комбинационной логической цепи цифрового сумматора двоичных чисел;
2) разработка электрической принципиальной схемы цифрового логического устройства;
3) разработка цифровых устройств на основе триггеров, регистров, электронных счётчиков;
4) выбор и расчёт электронной цепи аналого-цифрового преобразования электрических сигналов;
5) выбор и расчёт элементов индикации цифровой информации.
Цифровая схемотехника - это область знаний, охватывающая вопросы проектирования, разработки и производства электронных устройств с кодовыми электрическими сигналами, называемыми «логический ноль» и «логическая единица». Основой элементной базы цифровой схемотехники являются логические элементы - достаточно простые электронные устройства, способные выполнять логические и арифметические операции над кодовыми электрическими сигналами. На основе логических элементов построены более сложные устройства цифровой техники - триггеры, регистры, счётчики, шифраторы, дешифраторы, мультиплексоры, демультиплексоры и другие. Все перечисленные устройства входят в состав микропроцессоров, микроконтроллеров и однокристальных микро-ЭВМ, а также многих других устройств персонального компьютера. Поэтому для понимания физической сущности работы персональных компьютеров, компьютерных систем и комплексов необходимы глубокие знания в области цифровой схемотехники [1].
Целью данного курсового проекта является приобретение умений и навыков в области проектирования цифровых устройств компьютерной техники и промышленной электроники.
Курсовой проект направлен на решение следующих задач: приобретение практических навыков в области разработки схем цифровых устройств на основе интегральных микросхем; получение представлений о нормативно-технической документации, используемой при проектировании устройств цифровой схемотехники; приобретение умений выполнения требований технического задания на проектирование цифровых устройств; приобретение умений использования средств и методов автоматизированного проектирования при разработке цифровых устройств; получение практических навыков расчёта показателей качества и надёжности проектируемых устройств.
Основным результатом выполнения курсового проекта является приобретение умений и практических навыков в области проектирования и разработки цифровых устройств электронной и компьютерной техники.
1 СИНТЕЗ КОМБИНАЦИОННОЙ ЛОГИЧЕСКОЙ ЦЕПИ ЦИФРОВОГО СУММАТОРА ДВОИЧНЫХ ЧИСЕЛ
1.1 Основные положения алгебры логики
Анализ и синтез логических цепей производится на основе математического аппарата алгебры логики, или булевой алгебры. Поэтому, прежде чем переходить к логическим интегральным схемам, необходимо рассмотреть основные понятия и законы алгебры логики. Переменные здесь могут принимать только два значения: 0 и 1. Над переменными могут производиться три основных действия: логическое сложение, логическое умножение и логическое отрицание, что соответствует логическим функциям ИЛИ И НЕ. Операция логического сложения (дизъюнкция) - обозначается символом «+» или «V» (первая буква латинского слова vel - или). В качестве примера цепи, реализующей функцию «ИЛИ», можно привести параллельное соединение, замыкающих контактов нескольких реле. Цепь, в которую входят эти контакты, будет замкнута, если сработает хотя бы одно реле. Таким образом, логическая сумма равна единице тогда, когда равно 1 одно или несколько слагаемых [3]:
Операция логического умножения (конъюнкция) - обозначается точкой или символом «», или же вообще в буквенных выражениях никак не обозначается. Функцию «И» реализует например, соединение последовательно замыкающие контакты нескольких реле. Цепь в этом случае будет замкнута только тогда, когда сработают все реле.
Логическое отрицание (инверсия) - обозначается чертой или штрихом над обозначением аргумента. Моделью ячейки реализующей функцию «НЕ», может служить размыкающий контакт реле. При срабатывании реле, цепь в которую входит такой контакт, будет размыкаться. Таким образом инверсия единицы будет равна нулю, а двойная инверсия не изменяет значение.
Основываясь на приведённых числовых равенствах можно записать следующие выражения, в которых переменная «A» может принимать значение 0 или 1.
Последнее равенство можно получить в результате следующих преобразований:
A+BC=A1+BC=A(1+B+C)+BC=A+AB+AC+BC=(A+B)(A+C). (1.16)
Ещё один вид записи закона отрицания выглядит следующим образом:
Закон отрицания, часто называемый правилом де Моргана, справедлив для любого числа переменных:
1.2 Анализ задания и выбор базовых логических функций
В задании на курсовое проектирование задана логическая функция:
Из формулы видно, что для её реализации потребуются следующие логические элементы: НЕ, И, ИЛИ. Данные функции и соответствующие им логические элементы выбираем в качестве базовых элементов для разработки структурной схемы логической цепи цифрового сумматора двоичных чисел.
1.3 Разработка структурной схемы комбинационной логической цепи
Структурная схема комбинационной логической цепи, соответствующая заданной функции (формула 1.27), показана на рисунке 1.1.
Рисунок 1.1 - Структурная схема комбинационной логической цепи
Составим таблицу истинности, соответствующую структурной схеме комбинационной логической цепи.
1.4 Расчёт таблицы истинности комбинационной логической цепи
Таблица истинности комбинационной логической цепи, соответствующей заданной функции (формула 1.27), представлена в виде таблицы 1.1.
Расчёт промежуточных и окончательных значений заданной функции выполнен в соответствии с формулами алгебры логики (формулы 1.1 - 1.26).
цифровой триггер сигнал электронный
Таблица 1.1 - Таблица истинности для заданной функции
На рисунках 1.2 и 1.3 представлены функциональные схемы реализации заданной логической функции на дешифраторе (рисунок 1.2) и мультиплексоре (рисунок 1.3).
Составим временную диаграмму, соответствующую таблице комбинационной логической цепи и заданной функции.
1.5 Составление временной диаграммы комбинационной логической цепи
Временная диаграмма комбинационной логической цепи, соответствующая заданной функции (формула 1.27), показана на рисунке 1.4.
Рисунок 1.2 - Функциональная схема реализации заданной логической функции на дешифраторе
Рисунок 1.3 - Функциональная схема реализации заданной логической функции на мультиплексоре
Рисунок 1.4 - Временная диаграмма работы логической цепи
Временная диаграмма позволяет наглядно представить состояние всех входов, промежуточных точек и выходов комбинационной логической цепи.
Для заданной логической функции разработана схема логической цепи, выполнен расчёт её таблицы истинности. Составлена временная диаграмма.
2. РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ ПРИНЦИПИАЛЬНОЙ СХЕМЫ ЦИФРОВОГО ЛОГИЧЕСКОГО УСТРОЙСТВА
Прежде чем строить логическую цепь, реализующую логическую функцию, необходимо попытаться упростить эту функцию.
Минимизация - это отыскание более простого выражения заданной логической функции, может выполняться различными методами. В частности, можно используя алгебраические преобразования исходного выражения, провести всевозможные операции поглощения и склеивания в соответствии с рассмотренными законами алгебры логики [4].
Рассмотрим правила минимизации логической функции с помощью диаграммы Вейча. Данную диаграмму рационально использовать для минимизации логических функций, содержащих не более четырёх переменных, что соответствует заданию на курсовое проектирование [5].
При использовании программы Вейча функцию предварительно следует привести к дизъюнктивной нормальной форме (ДНФ) - выразить в виде логической суммы простых конъюнкций. При этом простой конъюнкцией считается логическое произведение переменных, взятых с отрицаниями или без них, в котором каждая переменная встречается не более одного раза (в простую конъюнкцию не должны входить суммы переменных, отрицания функций двух или нескольких переменных). Простая конъюнкция, в которую входят все аргументы рассматриваемой логической функции, называется минтермом.
После того, как функция представлена в ДНФ и произведены очевидные упрощения, следует заполнить прямоугольную таблицу, в которой число клеток равно числу возможных минтермов. В каждой клетке таблицы ставится соответствующая ей определённая конъюнкция, причём делается это таким образом, чтобы в соседних клетках (снизу и сверху, слева и справа) конъюнкции отличались не более чем одним сомножителем. При заполнении таблицы в соответствующую клетку ставится 1, если при данном наборе аргументов минимизируемая функция равна единице. В остальные клетки таблицы (то есть, в диаграмму Вейча) вписываются нули.
В заполненной таблице обводят прямоугольный контурами все единицы и затем записывают минимизированную функцию в виде суммы логических произведений, описывающих эти контуры.
При проведении контуров придерживаются следующих правил:
1) контур должен быть прямоугольным;
2) внутри контура должны быть только клетки, заполненные единицами;
3) число клеток, находящихся внутри контура, должно быть целой степенью числа 2 (то есть, может быть равно 1, 2, 4, 8, 16);
4) одни и те же клетки, заполненные единицами, могут входить в несколько контуров;
5) при проведении контуров самая нижняя и самая верхняя строка таблицы считаются соседними, то же - для крайнего левого и крайнего правого столбцов;
6) число контуров должно быть как можно меньше, а сами контуры как можно большими.
Выполним минимизацию заданной логической функции.
1 Записываем исходное выражение логической функции:
Данное выражение записано в СКНФ, поэтому предварительно преобразуем его в СДНФ.
Для преобразования функции из СКНД в СДНФ сначала записываем инверсную функцию, подставляя в неё неиспользованные макстермы (таблица 2.1).
Затем составляем диаграмму Вейча (рисунок 2.1).
Таблица 2.1 - Выбор выражений для инверсной функции
Рисунок 2.1 - Диаграмма Вейча для исходной функции
Выполняем минимизацию выражений в выделенных областях.
Записываем выражение для минимизированной функции:
Для проверки правильности минимизации составляем таблицу истинности минимизированной функции (таблица 2.2) и сравниваем её с таблицей истинности исходной функции.
Таблица 2.2 - Таблица истинности для минимизированной функции
Изображаем функциональную схему минимизированной функции (рисунок 2.2).
Рисунок 2.2 - Функциональная схема минимизированной функции
2.2 Анализ задания и обоснование выбора интегральных микросхем
Для физической реализации минимизированной логической функции выбираем стандартные микросхемы ТТЛ-логики (ТТЛШ). Данная логика выбрана в соответствии с условием задания на курсовое проектирование.
Выбираем следующие интегральные микросхемы: К555ЛН2 и К555ЛР11.
2.3 Проектирование электрической принципиальной схемы устройства
По результатам минимизации заданной логической функции и выбора стандартных интегральных микросхем разработана электрическая принципиальная схема комбинационной логической цепи цифрового сумматора двоичных чисел, представленная на рисунке 2.3.
Данная схема даёт полное представление о составе логической цепи, её электронных компонентах и соединениях между ними.
Рисунок 2.3 - Электрическая принципиальная схема логической цепи
В результате проектирования выполнена минимизация заданной логической функции, выбраны стандартные микросхемы ТТЛ-логики (ТТЛШ) серии К555 для её физической реализации.
Разработана электрическая принципиальная схема комбинационной логической цепи цифрового сумматора двоичных чисел, позволяющая выполнить заданную логическую операцию над цифровыми электрическими сигналами, уровень которых соответствует стандарту ТТЛ-логики.
3. РАЗРАБОТКА ЦИФРОВЫХ УСТРОЙСТВ НА ОСНОВЕ ТРИГГЕРОВ, РЕГИСТРОВ, ЭЛЕКТРОННЫХ СЧЁТЧИКОВ
3.1 Назначение, принцип действия и основные виды триггеров
Триггеры - это цифровое электронное устройство, имеющее два устойчивых состояния [6].
В основе принципа действия триггеров лежит регенеративный процесс. Он представляет собой переходной процесс в электрической цепи, охваченной ветвью положительной обратной связью. Обратная связь в триггерах имеет большой коэффициент усиления, поэтому токи и напряжения на выводах триггеров при переключении изменяются с очень большой скоростью.
Триггеры делятся на две больших группы: симметричные и несимметричные.
Рассмотрим принцип действий симметричного триггера. Триггер представляет собой два усилителя на биполярных транзисторах VT1 и VT2. Транзисторы включены по схеме с общим эмиттером. На базы транзистора поступают входящие сигналы, а выходные сигналы снимаются с их коллекторов. Выход каждого усилителя соединен с входом другого. Результатом такого соединения является положительная обратная связь, охватывающая оба усилителя. Устойчивое состояние триггера характеризуются открытым одним транзистором и закрытым другим. В одном из устойчивых состояний триггер может находиться сколь угодно долго. Когда на входы триггера поступает внешнее управляющее напряжение, триггер «опрокидывается», то есть переходит во второе устойчивое состояние (первый транзистор открыт, а второй закрыт).
Конденсаторы С1 и С2 служат для ускорения процесса переключения и называются ускоряющими. Если представить каждый транзисторный усилитель как логический элемент (ИЛИ-НЕ, И-НЕ), то работу триггера можно разобрать более укрупненно.
а - схема построения симметричного триггера на биполярных транзисторах; б - схема построения триггера на логических элементах ИЛИ-НЕ в - схема построения триггера на логических элементах И-НЕ
Рисунок 3.1 - Схемы построения симметричных триггеров на биполярных транзисторах и логических элементах
Логический ноль на входе А обеспечивает на выходе F1 логическую единицу. Таким образом, состояние триггера устойчивое. При изменении сигналов на входах А и В схема примет второе устойчивое состояние. В триггерах входной сигнал одного логического элемента является входным сигналом другого.
Поэтому анализ состояния триггера удобно проводить с помощью переключательных характеристик логических элементов. Точки пересечения переключательных характеристик логических элементов определяют состояние равновесия триггера. У триггера есть три таких точки (1, 2, 3 на рисунке 3.1). Только точки 1 и 3 характеризуют устойчивое состояние триггера. Точка 2 характеризует неустойчивое состояние равновесия, и при малейшем отклонении от нее состояние триггера смешается в точку 1 или в точку 3.
Рассмотрим классификацию симметричных триггеров. При разработке новых схем триггеров процесс их проектирования сводиться к разработке схем соединима логических элементов и организации цепи управления. Множество возможных комбинаций внешних соединений логических элементов породило много триггерных устройств с размножающимися свойствами. Их обычно классифицируют по способу записи информации и по функциональному признаку.
По способу записи информации триггеры подразделяют на несинхронизируемые (асинхронные триггеры) и синхронизируемые (синхронные или тактируемые триггеры) [7].
У синхронного триггера изменение его состояния происходит непосредственно с приходом управляющего сигнала.
В синхронных триггерах, кроме информационных входов для управляющих сигналов, имеются входы синхронизации (тактовые входы). Изменение состояния триггера при наличии на информационных входах управляющих сигналов может происходить только в моменты подачи на входы синхронизации разрешающих сигналов, причём управление может осуществляться либо потенциалом импульса, либо его фронтом.
Для классификации триггеров по функциональному признаку используют вид логического управления, характеризующего состояние входов и выходов триггера в момент времени до tn и после его срабатывания tn+1.
По этому признаку различают RS-, D-, T-, JK- триггеры и др. Название триггера отражает особенности организации его управления и логического управления его функционирования. Один из выходов триггера называют прямым (Q), а другой выход - инверсным (). Состояние триггера отождествляют с сигналом на прямом выходе: единичное состояние (Q=1), нулевое состояние (Q=0).
При условном обозначении входов триггера используют следующие метки:
1) S - вход для раздельной установки триггера в состояние 1 (S - вход);
2) R - вход для раздельной установки триггера в состояние 0 (R - вход);
3) J - вход для установки состояния 1 в универсальном триггере (J - вход);
4) K - вход для установки состояния 0 в универсальном триггере (К - вход);
6) D - информационный вход для установки симметричного триггера в состояние 1 или 0 (D - вход);
7) Е - дополнительный управляющий вход для разделения приема информации (Е - вход или V - вход (устаревшее название));
8) С - управляющий вход разрешения приема информации ( вход синхронизации, С - вход или тактовый вход).
Триггер обозначают прямоугольником с основным и дополнительным полями. Внутри основного поля пишут букву Т или ТТ ( если триггер двухступенчатый). Внутри дополнительных полей пишут буквы, обозначающие входы и выходы триггера. У инверсных выводов ставят знак «0». Если переключение триггера происходит только по фронту или срезу импульса ( динамическое управление), то соответствующие входы обозначают метками «?» или «1» (для перепада 0, 1) и «?» или «\» (для перепада 1, 0).
Примеры условного обозначения триггеров показаны на рисунке 3.2.
Рисунок 3.2 - Примеры условного обозначения триггеров
3.2 Назначение, принцип действия и основные виды регистров
Регистры - это функциональные узлы на основе триггеров, предназначенные для приёма, кратковременного хранения (на один или несколько циклов работы данного устройства), передачи и преобразования многоразрядной цифровой информации [8].
Регистр представляет собой упорядоченную последовательность триггеров, обычно D, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.
Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств. Основой построения регистров являются D-триггеры, RS-триггеры.
Назначение регистров - прием, хранение и выдача двоичной кодированной информации (двоичных чисел, слов). Они используются в качестве безадресных запоминающих устройств, преобразователей и генераторов кодов, устройств временной задержки цифровой информации, делителей частоты и другие виды преобразования двоичной информации.
3) поразрядные логические операции;
4) сдвиг слова влево или вправо на заданное число разрядов;
5) преобразование последовательного кода слова в параллельный код и обратно;
6) установка регистра в начальное состояние (сброс).
В зависимости от способа записи информации (кода числа) различают параллельные, последовательные и параллельно-последовательные регистры.
Параллельный N-разрядный регистр состоит из N триггеров, объединённых общими цепями управления. В качестве примера на рисунке 3.3, а приведена схема 4-разрядного параллельного регистра, построенного на RS-триггерах D5…D8. Элементы D1…D4 образуют цепь управления записью, а элементы D9…D12 - цепь управления чтением. Условное графическое обозначение параллельного регистра хранения цифровой двоичной информации приведено на рисунке 3.3, б.
а - функциональная схема параллельного регистра
б - интегральная микросхема параллельного регистра
Рисунок 3.3 - Пример структуры параллельного регистра хранения двоичной информации
Перед записью информации все триггеры регистра устанавливают в состояние «0» путём подачи импульса «1» на их R-входы.
Записываемая информация подаётся на входы DI1…DI4. Для записи информации подаётся импульс «Зп», открывающий входные элементы «И». Код входного числа записывается в регистр. По окончании импульса «Зп» элементы D1…D4 закрываются, а информация, записанная в регистр, сохраняется несмотря на то, что входная информация может изменяться.
Для считывания информации подают сигнал «1» на вход «Чт». По этому сигналу на выходные шины регистра на время действия сигнала передаётся код числа, записанный в регистр. По окончанию операции чтения выходные ключи закрываются, а информация, записанная в регистр, сохраняется. Поэтому возможно многократное считывание информации.
Последовательные регистры или регистры сдвига представляют собой цепочку последовательно включённых D-триггеров или RS- и JK-триггеров, включённых в режим D-триггера. Появление импульса на тактовом входе регистра сдвига вызывает перемещение записанной в нём информации на один разряд вправо или влево. Как и другие регистры, регистры сдвига используются для записи, хранения и выдачи информации, но основным их назначением является преобразование последовательного кода в параллельный или параллельного в последовательный.
Схема 4-разрядного регистра сдвига приведена на рисунке 3.4. Схема работает следующим образом. Благодаря тому, что выход предыдущего разряда соединён со входом «D» последующего, каждый тактовый импульс устанавливает последующий триггер в состояние, в котором до этого находился предыдущий. Так осуществляется сдвиг информации вправо.
Рисунок 3.4 - Структурная схема регистра сдвига
Вход «D» первого триггера служит для приёма в регистр входной информации DI в виде последовательного кода. С каждым тактовым импульсом на этот вход должен подаваться код нового разряда входной информации.
Запись параллельного кода информации может быть произведена через нетактируемые установочные входы триггеров (на рисунке 3.4 нетактируемые установочные входы триггеров не показаны).
С выхода «Q4» последнего триггера снимается последовательный выходной код. Код на этом выходе регистра появляется с задержкой относительно входного последовательного кода на число периодов тактовых импульсов, равное числу разрядов регистра.
Параллельный выходной код можно снять с выходов Q1…Q4 всех триггеров регистра сдвига, снабдив их выходными ключами, подобными выходным ключам параллельного регистра.
Временная диаграмма работы регистра сдвига показана на рисунке 3.5.
Рисунок 3.5 - Временная диаграмма работы регистра сдвига
Реверсивные регистры сдвига обеспечивают возможность сдвига информации как вправо, так и влево. Они имеют специальный вход управления направлением сдвига.
Поскольку транзисторы и логические элементы способны передавать сигналы только в одном направлении с входа на выход (слева направо), то, для сдвига информации влево, необходимо информацию с выхода последующих триггеров по специально созданным цепям подавать на входы предыдущих триггеров и записывать их следующим тактовым сигналом. Это эквивалентно сдвигу информации влево.
Фрагмент функциональной схемы реверсивного регистра сдвига приведён на рисунке 3.6.
Рисунок 3.6 - Реверсивный регистр сдвига
Если сигнал на входе направления сдвига N=1, то потенциал на входе «Di» триггера определяется выходом Q триггера, стоящего слева от него. Если N=0, то выходом триггера, стоящего справа.
Таким образом, при N=1 тактовые импульсы производят сдвиг информации вправо, а при N=0 - сдвиг информации влево.
Интегральные микросхемы регистров, как и другие микросхемы, имеют дополнительные управляющие входы, расширяющие их функциональные возможности и делающие их универсальными. В качестве примера рассмотрим микросхему К155ИР13.
К155ИР13 - это 8-разрядный реверсивный регистр сдвига с возможностью параллельной записи информации.
Буферный регистр КР580ИР82, входящий в состав микропроцессорного комплекта КР580, построен на D-триггерах и предназначен для записи и сохранения 8-разрядных данных в течение заданного промежутка времени. Этот регистр называют также регистром-защёлкой. Например, в микропроцессорных системах на микросхеме КР580 он используется сохранения в течение машинного цикла байта состояния, а на микропроцессоре 1810 - адреса, поступающего по мультиплексированной шине адреса-данных.
Многорежимный буферный регистр (МБР) К589ИР12 является универсальным 8-и разрядным регистром, состоящим из D-триггеров и выходных буферных схем с 3-мя устойчивыми состояниями. МБР имеет также встроенную селективную логику: «Схема управления режимами» и отдельный D-триггер для формирования запроса на прерывание центрального процессора.
МБР предназначен для использования в качестве портов ввода информации в микропроцессор от внешних устройств, или портов вывода информации из микропроцессора во внешние устройства.
3.3 Назначение и принцип действия электронных счётчиков
В устройствах цифровой обработки информации измеряемый параметр (угол поворота, скорость, давление и т. п.) преобразуются в импульсы напряжения, число которых в соответствующем масштабе характеризует значение данного параметра. Эти импульсы подсчитываются счётчиками импульсов и выражаются в виде цифр [9].
Основными показателями счётчиков являются ёмкость и быстродействие.
Ёмкость, численно равная коэффициенту счёта, характеризует число импульсов, доступное счёту за один цикл. Как уже было показано выше, ёмкость определяется количеством разрядов счётчика.
Быстродействие или максимально возможная скорость работы оценивается двумя параметрами:
1) разрешающая способность tраз.сч - минимальное время между двумя входными сигналами, в течение которого ещё не возникают сбои в работе счётчика. Величина, обратная разрешающей способности, называется максимальной частотой счёта fmax. fmax определяет количество импульсов, которое может подсчитать счётчик за 1 с.:
2) время установки кода счётчика tуст - это время между моментом прихода входного сигнала и переходом счётчика в новое устойчивое состояние.
Для удовлетворения потребностей разработчиков цифровых электронных устройств различного назначения разработаны интегральные микросхемы счётчиков с широким спектром параметров. Всё многообразие счётчиков можно классифицировать по следующим признакам.
1 По направлению счёта: суммирующие, вычитающие, реверсивные.
2 По коэффициенту счёта: двоичные, двоично-десятичные (декадные), с постоянным произвольным коэффициентом счёта, с переменным коэффициентом счёта.
3 По способу организации внутренних связей: с последовательным или параллельным переносом, с комбинированным переносом, кольцевые.
Классификационные признаки независимы и могут встречаться в разных сочетаниях. Например, суммирующие счётчики могут быть как с последовательным, так и с параллельным переносом и могут иметь двоичный или десятичный коэффициент счёта.
Простейшим счётчиком является Т-триггер, считающий до 2-х, то есть осуществляющий счёт и хранение не более 2-х сигналов.
Счётчик, образованный цепочкой из n триггеров сможет подсчитать в двоичном коде 2n импульсов. Число n определяет количество разрядов двоичного числа, которое может быть записано в счётчик. Число 2n называется модулем или коэффициентом счёта:
Схема простейшего 4-х разрядного счётчика приведена на рисунке 3.7, а. Принцип работы счётчика проиллюстрирован временными диаграммами, приведёнными на рисунке 3.7, б.
Рисунок 3.7 - Схема двоичного суммирующего счётчика (а) и временные диаграммы его работы (б)
Первый разряд счётчика переключается с приходом каждого входного импульса, что соответствует алгоритму работы Т-триггера. На каждые два входных импульса Т-триггер формирует один выходной импульс.
Второй разряд переключается в состояние «1» после прихода каждого 2-го импульса.
Третий разряд - после прихода каждого 4-го импульса.
Четвёртый разряд - после прихода каждого 8-го импульса.
Таким образом, единичные значения сигналов на выходах триггеров регистра появляются с приходом 1, 2, 4, 8 импульсов, что соответствует весовым коэффициентам двоичного кода. Поэтому с выходов триггеров регистра можно прочитать параллельный двоичный код числа импульсов, поступивших на его вход. Например, после прихода 5 импульсов единичные значения установятся на выходах Q1 и Q3 (см. пунктирную линию на рисунке 60,б), что соответствует коду числа 5: 0101B. Аналогично, после прихода 13-и импульсов на выходах триггеров установится код 1101B.
Если число входных импульсов NВХ>KСЧ, то при NВХ=KСЧ происходит переполнение счётчика, после чего счётчик возвращается в нулевое состояние и повторяет цикл работы.
После каждого цикла счёта на выходе последнего триггера возникают перепады напряжения, то есть формируется один импульс. Это свойство определяет второе назначение счётчиков - деление числа входных импульсов.
Если входные сигналы периодичны и следуют с частотой fВХ, то частота fВЫХ:
В этом случае коэффициент счёта определяется как коэффициент деления и обозначается KДЕЛ.
У счётчика в режиме деления частоты используется сигнал только последнего триггера, а промежуточные состояния остальных триггеров не учитываются.
Всякий счётчик может быть использован как делитель частоты.
Реверсивный счётчик может работать в качестве суммирующего и вычитающего.
Суммирующий счётчик, как было показано выше, получается при подсоединении к входу последующего каскада прямого выхода предыдущего.
Каждый входной импульс увеличивает число, записанное в счётчик, на 1. Перенос информации из предыдущего разряда в последующий происходит при смене состояния предыдущего разряда (триггера) с 1 на 0.
Вычитающий счётчик получается при подсоединении к входу последующего каскада инверсного выхода предыдущего. Он дейст
Проектирование цифровых устройств компьютерных систем и комплексов курсовая работа. Коммуникации, связь, цифровые приборы и радиоэлектроника.
Жизнь Посвященная Небу Амет Хан Султан Сочинение
Нервно Психическое Развитие Детей Реферат
Складское Хранение Топлива Курсовая
Сочинение Про Руслана
Сочинение На Тему Моя Родина Кузбасс
Пособие по теме Методика проведения фенологических наблюдений в дополнительных образовательных учреждениях
Реферат: Экзаменационные билеты по истории за осень 2000
Пример Сочинения На Тему Что Такое Дружба
Реферат по теме Доступ к информации и информационная безопасность в Государственной информационной системе Российской Федерации 'Выборы'
Дипломная работа: Комплексна механізація технологічних процесів на свинотоварній фермі із закінченим циклом виробництва
Прения На Защите Диссертации 6 Букв Сканворд
Курсовая Работа На Тему Исторический Портрет Имама Гази-Магомеда
Методика Расследования Грабежей Диссертация
Контрольная работа: Деловая среда организации
Дипломная работа по теме Методы стабилизации коэффициента усиления оптических усилителей
Реферат: Проектирование микроЭВМ на основе микропроцессорного комплекта серии 1804
Выявление Факторов Риска Сердечно Сосудистых Заболеваний Реферат
Функциональные Методы Исследования Органов Дыхания Реферат
Доклад по теме Полюбить свою работу
Стили И Культура Деловых Переговоров Реферат
Механизм правового регулирования - Государство и право курсовая работа
Развитие отечественного телевидения в 90-ые годы - Журналистика, издательское дело и СМИ курсовая работа
Трудовое право - Государство и право курсовая работа