Мікропроцесорна система на комплекті К 1810 - Коммуникации, связь, цифровые приборы и радиоэлектроника курсовая работа

Склад мікропроцесорного комплекту К 1810, основні електричні параметри БІС, які входять до нього. Основні характеристики центрального процесора. Застосування контролерів шини, переривань, динамічної пам’яті та інтервального таймера у складі мікросхеми.


посмотреть текст работы


скачать работу можно здесь


полная информация о работе


весь список подобных работ


Нужна помощь с учёбой? Наши эксперты готовы помочь!
Нажимая на кнопку, вы соглашаетесь с
политикой обработки персональных данных

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Спроектувати мікропроцесорну систему на комплекті К 1810.
1) область призначення - максимальний режим (для багатопроцесорних систем);
2) елементна база - ГФ 84, ВМ 86, ИР 82, ВА 86, ВТ 37;
3) розрядність адреси даних - 8 біт;
1. Максимальний режим ВМ 86 з КПДП ВТ 37
2.2 Контролер прямого доступу до пам'яті К 1810ВТ 37
2.3 Генератор тактових імпульсів К 1810ГФ 84
Склад МПК серії К 1810 приведений в табл. 1.1, а основні електричні параметри БІС, які входять до неї - в табл. 1.2. Навантажувальна здатність кожного виходу БІС відносно невелика і відповідає одному входу мікросхеми, що виконана по стандартній ТТЛ-технології.
Спеціалізований процесор вводу/виводу
Контролер прямого доступу до пам'яті
Саме цьому практично завжди вихідні сигнали БІС необхідно буферизувати за допомогою зовнішніх схем, забезпечуючи необхідну навантажувальну здатність.
Струм витоку на входах чи на входах/виходах, мкА
Гранично допустимі умови експлуатації МПК БІС: температура навколишнього середовища 0…70°С; напруга на будь-якому виході відносно корпуса - 1,0…+7 В.
Центральний процесор, що входить до складу, К 1810ВМ 86 здійснює загальну обробку даних і управління блоками системи у відповідності із заданою програмою. Характерною особливістю МП К 1810ВМ 86 є можливість часткової ре конфігурації апаратної частини для забезпечення роботи в двох режимах: мінімальному та максимальному.
В мінімальному режимі МП формує усі сигнали для управління внутрішньо системним інтерфейсом МПС і використовується для побудови одно процесорних контролерів і мікроЕОМ. При цьому для побудови блоку центрального процесору використовується мала кількість ІС: генератор К 1810ГФ 84, буферні регістри К 1810ИР 82/83 і шинні формувачі К 1810ВА 86/87.
В максимальному режимі МП використовується для побудови багатопроцесорних систем (МПС), в котрих сигнали управління шиною створюється системним контролером ВГ 88 на основі коду, сформованого МП.
Широка та постійно збільшуючись номенклатура БІС, що використовуються в МПС на основі МП серії К 1810, забезпечують різноманітність функцій, простоту технічних рішень, компактність апаратної частини і високу ефективність використання цих систем.
1. Максимальний режим В М 8 6 з КПДП В Т 3 7
При роботі МПС часто виникають проблеми обміну великими блоками інформації, без її обробки, між пам'яттю системи і пристроями вводу/виводу. Використовувати для цих цілей центральний процесор не вигідно через те, що для кожної пересилки він повинен спочатку зчитати інформацію із пристрою у свій внутрішній регістр і тільки після цього має можливість записати інформацію в пристрій приймач. На це витрачається багато часу і сам процесор використовується неефективно.
Для вирішення задачі пересилок великих об'ємів інформації з мінімальними затратами програмних засобів і часу використовується КПДП К 1810ВТ 37. Під час таких передач КПДП бере на себе управління шиною даних, надаючи змогу ЦП виконувати основну програму, не потребуючу звернення до шин.
Мікросхема К 1810ВМ 86 представляє собою одно кристальний 16-ти бітовий МП, виконаний по високоякісній n-МОП-технології. Кристал мікросхеми з геометричними розмірами 5,5x5,5 мм має близько 29 000 транзисторів і потребує 1,7 Вт від джерела живлення +5В. Основні операції обробки даних (додавання, віднімання, логічні дії) регістр-регістр виконуються за 3 такта, що забезпечує швидкодію 1,66*106 оп./с при періоді тактових імпульсів 200 нс. З максимальною швидкістю виконуються регістрові пересилки, а також деякі однооперандні команди(наприклад, зсув на 1 біт, інкремент, декремент, управління флагами). Працює на частоті 5МГц.
Мікропроцесор К 1810ВМ 86(ВМ 86) має 14 16-ти бітових внутрішніх регістрів і утворює 16-ти бітову шину даних для зв'язку з зовнішньою пам'яттю і портами вводу/виводу. Шина адреси має 20 ліній, що дає змогу безпосередньо адресуватись до пам'яті ємністю до 1 Мбайт = 1 048 576 байт. Для зменшення необхідного числа виводів ВІС молодші 16 адресних ліній мультиплексовані у часі з лініями даних і становлять єдину шину адреси/даних(ШАД). Чотири старші адресні лінії аналогічно мультиплексовані з лініями стану.
При виконання операцій вводу/виводу використовується 8 чи 16-ти бітові адреси, так щоб окрім доступу до основної пам'яті МП має змогу звертатися до портів(регістрів вводу/виводу).
Структурна схема МП має дві відносно незалежні частини: операційний пристрій, що реалізує задані командою операції, і пристрій шинного інтерфейсу, здійснюючий вибірку команд із пам'яті, а також звернення до пам'яті і зовнішнім пристроям для зчитування операндів і запису результатів.
Операційний пристрій МП складає групу загальних регістрів, виділяють регістри ax, bx, cb, dx, які використовуються насамперед для зберігання даних, і регістри sp, bp, si, di, які зберігають адресну інформацію.
Особливістю регістрів ax, bx, cx, dx, є те, що вони допускають роздільне використання їх молодших байтів ah, bh, ch, dh, тим самим забезпечуючи можливість обробки як слів, так і байтів. Регістри sp і bp зберігають зсув адреси в межах поточного стекового сегменту пам'яті, а індексні регістри si, di зберігають зсув адреси відповідно в поточному сегменті даних і в поточному додатковому сегменті.
Арифметично-логічний пристрій (АЛУ) складає 16-ти бітовий комбінаційний суматор, за допомогою якого виконуються арифметичні операції, набори комбінаційних схем для виконання логічних операцій, схем для операцій зсувів і десяткової корекції, а також регістри для тимчасового зберігання операндів і результатів. До АЛУ також входить регістр флагів (F).
Флаг переносу при додаванні(відніманні) байтів чи слів.
Флаг парності одиниць в молодшому байті результату операції
Флаг допоміжного переносу(тільки для двійково-десяткової арифметики)
Флаг нуля, нульовий результат операції
Флаг знаку, дублює значення старшого біта результату
Флаг переповнення, втрата старшого біта результату складання в зв'язку з переповненням розрядної сітки при роботі зі знаковими числами.
Флаг направлення, управляємий командами CLD, STD; визначає порядок обробки ланцюгів у відповідних командах: від менших адрес(DF=0) чи від більших (DF=1).
Флаг дозволу переривання, управляється командами CLI, STI; при IF=1 мікропроцесор реагує на запит(INTR), при IF=0 - не реагує.
Флаг простеження. При TF=1 МП переходить в по командний режим праці з цілью переходу на підпрограму, яка забезпечує індикацію внутрішніх регістрів МП.
Управляючий пристрій (УУ) дешифрує команди, а також сприймає і виробляє необхідні управляючі сигнали. До нього входить блок мікропрограмного управління, в якому реалізовано програмування МП на мікрокомандному рівні.
Пристрій шинного інтерфейсу складає блок сегментних регістрів, покажчик команд, суматор адрес, чергу команд і буфери, забезпечуючи зв'язок з шиною. Шинний інтерфейс виконує операції обміну між МП і пам'яттю чи портами вводу-виводу по запитам операційного пристрою.
Черга команд представляє собою набір байтових регістрів і виконує роль регістра команд, в якому зберігаються коди, вибрані із програмної пам'яті. Довжина черги складає 6 байт, що відповідає максимально довгому формату команд.
Буфер шини адрес/даних (БАД) складає 16 двоспрамованих керованих підсилювачів з трьома вихідними станами і забезпечує номінальну навантажувальну здатність ліній AD15-AD0.
Буфер шини адрес/стану (БАС) складає чотири односпрямованих підсилювача з трьома вихідними станами і забезпечує номінальну навантажувальну здатність ліній A19/S6 - A16/S3.
Сегментні регістри зберігають базові (початкові) адреси сегментів пам'яті: кодового сегменту CS, в якому зберігається програма; стекового сегменту SS; сегменту даних DS; допоміжноо сегменту ES, в якому зазвичай зберігаються дані.
Суматор адрес здійснює розрахунок 20-ти бітових фізичних адрес.
Покажчик команд IP зберігає зсув наступної команди в поточному кодовому сегменті, тобто вказує на наступну по порядку команду. Він є аналогом стандартного програмного лічильника з тою різницею, що його вміст визначає адресу команди тільки в сукупності з вмістом регістра CS.
Рис. 4. Умовно графічне зображення К 1810ВМ 86
Лінії адреси/стану. В перебігу такту Т 1 тримає старші біти адреси при зверненні до пам'яті чи ВУ, в перебігу Т 2, Т 3, ТW, T4 - інформація про стан МП
Читання, строб, показує що МП виконує цикл читання
Вхідний сигнал, перевіряємий командою WAIT, котра переводить МП в стан очікування при = 1
Тактовий імпульс, для синхронізації роботи МП
Скидання, заставляє МП завершити виконання дії і потім поставити виконання програми спочатку
Вибір режиму роботи МП між мінімальним та максимальним
Лінії стану, характеризують тип виконуючого циклу
Запит/Надання, використовується для обміну між процесорами в багатопроцесорній системі, для управління процедурою використання шин
Стан черги, вказує стан внутрішньої 6-ти байтової черги команд МП
2 .2 Контролер прямого доступу до пам'я т і К 1 810В Т 3 7
Контролер ПДП К 1810ВТ 37 використовується в складі МПС, виконаних на базі МПК К 580, К 1810, К 1821, для реалізації прямого доступу до пам'яті по чотирьом незалежним каналам з позитивним чи негативним прирощенням адреси зі швидкістю до 1,6 Мбайт/с. КПДП дозволяє реалізувати передачу пам'ять - пам'ять, має широкі можливості програмного управління і каскадування. Кожен канал може виконувати до 64К циклів ПДП і має можливість автоматичної ініціалізації, повторення циклів ПДП з такими ж самими параметрами.
Контролер включає 4 канали, кожен з яких складається із 4 16-ти розрядних регістрів.
Регістр поточної адреси CAR зберігає поточну адресу пам'яті при виконанні циклу ПДП. Після виконання циклу ПДП склад цього регістру збільшується чи зменшується на одиницю. Воно може бути прочитано чи загружено за допомогою двох команд вводу-виводу.
Регістр циклів ПДП CWR зберігає число слів, що назначені для передачі. При загрузці цього регістру необхідно пам'ятати, що завантажувальна константа повинна бути на одиницю більше числа слів, необхідних для передачі. При виконанні регістр працює у режимі віднімаючого лічильника.
Регістр зберігання початкової адреси BAR і регістр зберігання базового числа циклів ПДП WCR зберігає базові значення адреси і числа циклів ПДП, участують у авто ініціалізації.
КПДП включає 3 функціональні блоки, котрі виконують функції управління. Буфер шини даних необхідний для синхронізації КПДП з ЦП. Блок управління контролером при передачі у пам'ять-пам'ять включає один 8-ми розрядний регістр TR тимчасового зберігання даних, забезпечуючих зберігання байту в циклі передачі пам'ять-пам'ять на час зміни адреси. Блок управління ПДП виробляє необхідні сигнали управління при передачі даних в циклах ПДП.
Регістр команд CR визначає основні параметри роботи каналу. Завантаження здійснюється командою виводу від ЦП, а скидання - по сигналу RESET чи команді загального скидання.
Рис. 5. Умовно графічне зображення К 1810ВТ 37
Вхід для підключення тактового генератора
Підтвердження захвату. Вхідний сигнал для повідомлень КПДП про можливість виконання циклів ПДП
Входи запросів на ПВП від зовнішніх пристроїв.
Двонаправленя шина даних з буфером, має Z стан
Читання. Використовується ЦП для читання внутрішніх регістрів КПДП
Запис. Використовується ЦП для загрузки даних в регістри КПДП
Адресні входи/виходи. Використовуються в роботи з ЦП і для адресації до каналів і регістрів каналів ПДП
Адресні виходи, на котрі в режимі ПДП передаються відповідні розряди адреси ОЗУ.
Вихід запросу захвату на управління системною шиною. Запрос на ПДП ЦП
Підтвердження ПДП. Вихідні лінії на котрі видаються повідомлення для ВУ про можливість виконання циклів ПДП
Читання з пам'яті. Вихід в режимі ПДП для управління операцією читання з пам'яті.
Запис до пам'яті. Вихід в режимі ПДП для управління операцією запису в пам'ять.
2 .3 Генератор тактових імпульсів К 1 810Г Ф 8 4
Генератор тактових імпульсів (ГТІ) К 1810ГФ 84 призначений для управління ЦП К 1810ВМ 86 і периферійними пристроями, а також для синхронізації сигналів READY з тактовими сигналами ЦП і сигналів інтерфейсної шини.
Вибір режиму функціонування визначається потенціалом на вході F/C?. Якщо цей вхід під'єднаний до "землі", то ГТІ працює в режимі формування сигналів від внутрішнього генератора, а якщо на F/C? подається високий потенціал - то в режимі формування.
Сигнали OCS, CLK, PCLK синхронні і їх частоти пов'язані співвідношенням:
До входу R?E?S? підключається RC-ланцюг, забезпечуючи автоматичне формування сигналу при включенні джерела живлення.
Тактовий сигнал для периферійних БІС
Тактовий сигнал задаючого генератора
Сигнал готовності від 2 систем И-41
Сигнали доступу до адреси по відношенню до сигналів готовності RDY1, RDY2
Вхід синхронізації для тактової частоти декількох БІС
Рис. 6. Умовно графічне зображення К 1810ГФ 84
Рис. 7. Схема підключення ГТІ до кварцового резонатора.
Рис. 8. Часова діаграма роботи ГТІ К 1810ГФ 84
2 .4 Буферні регістри К 1 810И Р 8 2
процесор мікросхема таймер переривання
Буферні регістри призначені для організації запам'ятовуючих буферів, адресних засувок, портів вводу/виводу, мультиплексорів и т.д.
Регістр К 1810ИР 82 являє собою запам'ятовуючий пристрій, який зберігає 8 біт інформації. Серія К 1810 означає, що він сумісний і має використовуватись з іншими мікросхемами серії К 1810.
Рис. 9. Функціональна схема К 1810ИР 82
Рис. 10. Умовно графічне зображення К 1810ИР 82
При подачі сигналу високого рівня на вхід STB стан вхідних ліній DI7-DI0 передається на вихідні лінії DO7-DO0. Запам'ятовування в інформаційних тригерах здійснюється при переході сигналу STB від високого рівня до низького(1-0). Сигнал ОЕ управляє вихідними буферами: при ОЕ=0 буфер відпирається, при ОЕ=1 він встановлюється в Z-стан. Сигнал ОЕ не впливає ні на стан інформаційних тригерів, ні на функцію запису.
Так як за варіантом розрядність адреси даних = 8 біт то необхідно використовувати 8/8 = 1 мікросхему регістрів К 1810ИР 82.
Рис. 11. Часова діаграма роботи К 1810ИР 82
2 .5 Шинні формувачі К 1 810В А 8 6
Мікросхема К 1810ВА 86 являє собою 8-ми розрядний шинний формувач. Їх застосовують як буферні пристрої шини даних в мікропроцесорних системах. Мікросхема складається з 8-ми однакових функціональних блоків з загальними сигналами управління Т і ОЕ.
Рис. 12. Функціональна схема ШФ ВА 86
Функціональні блоки складаються з двох підсилювачів - формувачів з Z-станами на виходах, схема включення яких забезпечує різноспрямовану передачу.
Вхід/Вихід ліній даних (Т=1 - вихід) (Т=0 - вхід)
Вхід/вихід ліній даних (Т=0 - вихід) (Т=1 - вхід)
Вхідний сигнал управління направленням передачі
Рис. 13. Умовно графічне зображення К 1810ВА 86
Так як шина даних в МП К 1810ВМ 86 складає 16 біт, то необхідно використовувати 16/8 = 2 мікросхеми К 1810ВА 86
Рис. 14. Часова діаграма роботи ШФ ВА 86
В результаті виконання даного курсового проекту, була спроектована мікропроцесорна система на комплекті К 1810. У відповідності з технічним завданням був проведений аналіз центрального процесорного елементу ВМ 86, та інших допоміжних мікросхем які необхідні для правильного функціонування мікропроцесорної системи. Розроблена спрощена схема мікропроцесорної системи, що включає наступні модулі: ГТІ К 1810ГФ 84, шинний формувач К 1810ВА 86, буферні регістрі К 1810ИР 82, контролер прямого доступу до пам'яті К 1810ВТ 37. На базі підібраних мікросхем була розроблена структурна та принципіальна схема, яка відображає розташування та взаємозв'язок блоків між собою.
В рамках курсового проекту була вирішена основна задача - розвиток та закріплення навичок самостійної роботи при вирішені конкретної задачі розробки мікропроцесорної системи.
1. Ю.М. Казаринова., Микропроцессорный комплект К 1810: Структура, программирование, применение/ Под ред. И.П. Степаненко. - М.: Высшая школа, 1990.
2. В.Г. Домрачев., Ю.Н. Чернышов. Микропроцессорные БИС и их применение: Одноплатные микроЭВМ/ Под ред. В.Г Домрачева. - М.: Энергоатомиздат, 2008.
3. Горбачев Г.Н., Гаплыгин Е.Е. Промышленная электроника: Учебник для вузов/ Под ред. Лабунуева. - М.: Электроатомиздат, 2008.-320с. ил
4. Горбунов В.Л., Панфилов Д.И., Преснухин Д.Л. Микропроцессоры. Основы построения микро ЭВМ. - М.: Высшая школа,2010
5. Ефимов И.Е., Козырь И.Я, Горбунов Ю.И. Микроэлектроника: проектирование, виды микросхем, функциональная микроэлектроника: Учебное пособие для приборостроения спец.вузов. - М.: Высшая школа, 2007. - 416c.
Визначення та класифікація конденсаторів. Позначення за нормативними документами в Україні. Будова і принцип дії підстроєчних конденсаторів. Характеристики, параметри, області застосування. Сучасні досягнення і перспективи розвитку конденсаторів. реферат [47,7 K], добавлен 26.03.2015
Розробка узагальненої структурної схеми мікропроцесора для збору даних і керування зовнішніми пристроями. Визначення кількості мікросхем для побудови послідовних і паралельних портів та таймерів. Створення логічної схеми підсистеми центрального процесора. практическая работа [399,7 K], добавлен 17.03.2014
Технічні вимоги до засобів автоматизації, характеристики вхідних та вихідних сигналів контурів управління. Аналіз технологічного об'єкту управління: формування вимог до технічних засобів автоматизації, характеристика вхідних і вихідних сигналів контурів. курсовая работа [73,7 K], добавлен 19.02.2010
Особливості функціонування центрального мікропроцесора та принципи організації шин у одно- та багатопроцесорному режимі за допомогою ВІС арбітра шини. Підвищення надійності зв'язку, систем технічної діагностики в системах керування комплексами зв'язку. контрольная работа [28,4 K], добавлен 05.09.2010
Аналіз спектральних характеристик сигналів, які утворюються у первинних перетворювачах повідомлень. Основні види модуляції, використання їх комбінації. Математичні моделі, основні характеристики та параметри сигналів із кутовою модуляцією, їх потужність. реферат [311,6 K], добавлен 10.01.2011
Термін "безпроводовий телефон", схема управління, склад, окремі незалежні управляючі мікропроцесори. Основні частотні діапазони для радіозв'язку. Спрощена структурна схема стаціонарного блока. Телефонний інтерфейс, керувальні імпульси, передача сигналу. реферат [160,6 K], добавлен 23.11.2010
Обчислення та обґрунтування технічних характеристик відповідної синтезуємої системи радіолокаційної станції. Призначення, склад і основні характеристики передавальної системи. Структура зондувального сигналу. Основні технічні характеристики передавача. курсовая работа [179,8 K], добавлен 24.05.2014
Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д. PPT, PPTX и PDF-файлы представлены только в архивах. Рекомендуем скачать работу .

© 2000 — 2021



Мікропроцесорна система на комплекті К 1810 курсовая работа. Коммуникации, связь, цифровые приборы и радиоэлектроника.
Дипломная работа: Психолого-педагогічні умови інтелектуального розвитку молодших школярів
Реферат: Мотивы поведения людей на рабочем месте. Скачать бесплатно и без регистрации
Курсовая работа по теме Предмет психологии
Автореферат На Тему Разработка, Конструирование И Исследование Деревянного Ребристо-Кольцевого Купола С Блоками Жесткости И Сборно-Разборными Узлами
Реферат по теме Застосування клина та важеля в техніці
Реферат: Антропологическая школа уголовного права
Курсовая Работа На Тему Социальные Меры Предупреждения И Преодоления Наркомании
Реферат Особенности Разработки И Продвижения Социокультурного Проекта
Отчет по практике по теме Проектирование 'умного' (автономного) жилого частного дома
Возрастные Особенности Развития Основных Физических Качеств Реферат
Реферат: Отчет по практике в ООО Сбербанке
Курсовая работа по теме Проектирование производственной базы технической эксплуатации машин. Гидравлический участок
Контрольная работа по теме Общество с позиции социологического подхода
Дипломная работа по теме Развитие розничного банковского рынка в Республике Беларусь
Кендебай Батыр Туралы Эссе
Реферат: Comedy Part 3 1959 To Present Essay
Реферат: Сущность и основные особенности научно технической революции
Положение О Совете По Защите Диссертаций
Реферат На Тему Пессимизм Шопенгауэра И Мировоззрение Дефо
Отчет по практике по теме Бухгалтерский учет на предприятии на примере Гомельского районного потребительского общества
Основы гражданского права - Государство и право контрольная работа
Державне регулювання відносин власності на природні ресурси - Государство и право автореферат
Анализ и сравнение социальной политики, проводимой в годы правления Пак Чонхи и при Ли Менбаке в Южной Корее - История и исторические личности курсовая работа