Использование специализированных микропроцессоров. Курсовая работа (т). Информатика, ВТ, телекоммуникации.
🛑 👉🏻👉🏻👉🏻 ИНФОРМАЦИЯ ДОСТУПНА ЗДЕСЬ ЖМИТЕ 👈🏻👈🏻👈🏻
Вы можете узнать стоимость помощи в написании студенческой работы.
Помощь в написании работы, которую точно примут!
Похожие работы на - Использование специализированных микропроцессоров
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Скачать Скачать документ
Информация о работе Информация о работе
Нужна качественная работа без плагиата?
Не нашел материал для своей работы?
Поможем написать качественную работу Без плагиата!
Тема курсовой работы: «Использование
специализированных микропроцессоров»
Разработать микропроцессорную систему для
реализации определённой математической задачи программным путём.
микропроцессор фирмы Analog Device;
диапазон входных сигналов 100 Гц до 10000 Гц;
точность представления информации 0,01%;
использование внешней памяти - нет;
реализация последовательного канала связи - RS
485;
графическая часть: 1) схема электрическая
функциональная устройства;
выбор процессора, описание архитектуры и системы
команд ;
разработка структурная схема устройства и выбор
элементной базы;
разработка функциональная схема и алгоритм
функционирования;
разработка программного обеспечения
Примечание: работа, оформленная с отступлениями
от ЕСКД (ГОСТ 2.105-95), до защиты не допускается.
2
Описание архитектуры процессоров ЦОС семейства ADSP-219x
2.3
Периферия процессора ЦОС ADSP-2192
2.5
Особенности системы команд процессора ЦОС ADSP-2192
.3
Реализация последовательного канала связи (RS-485)
4
Разработка структурной схемы устройства
5
Разработка функциональной схемы устройства
7
Разработка и описание программы. Особенности ввода/вывода
Приложение
1. Алгоритм программы быстрого преобразования Фурье
Приложение
2. Функциональная схема устройства
Рассмотрим преимущества цифровой обработки
сигналов (ЦОС) на сравнении аналоговых и цифровых фильтров. Цифровые фильтры
всё чаще находят своё применение в модемах, радарах, анализаторах спектра,
оборудовании обработки речи и изображений (образов), и этому есть причины: в
сравнении с аналоговыми фильтрами, цифровые схемы обеспечивают более резкие
спады, не требуют калибровки и имеют несоизмеримо лучшую стабильность по
времени, температуре, и нестабильности питания. Простые изменения программного
обеспечения могут изменить характеристику фильтра в реальном времени, создавая
так называемые «адаптивные фильтры», в то время как аналоговые фильтры обычно
требуют аппаратных изменений.
Но цифровые фильтры хороши не в каждом
приложении. Аналоговая техника имеет лучшее соотношение цена/качество в схемах со
спадом до 24 дБ/октава. Если же требования к спаду характеристики превышают 24
- 36 дБ/октава, то цифровые фильтры начинают приобретать актуальность.
Фактически, в приложениях, требующих таких крутых спадов, многие разработчики
находят цифровые фильтры существенно более лёгкими в разработке. Прототипы
могут быть легко изменены заменой программ. И ещё, компьютерная симуляция
цифрового фильтра даёт точное исполнение фильтра, в то время как компьютерная
симуляция аналогового фильтра может только аппроксимировать реальное исполнение
фильтра, потому что аналоговые фильтры чувствительны к значениям компонентов,
которые изначально неточны и могут существенно изменяться.
Микроконтроллеры, микропроцессоры и процессоры
цифровой обработки сигналов.
Традиционные компьютеры особенно хороши для
применения в двух областях деятельности: (1) манипуляция данными, например,
подготовка текстов и управление базами данных; и (2) математические вычисления,
используемые в науке, технике и цифровой обработке сигналов. Однако, большинство
компьютеров не могут одинаково хорошо работать в обеих сферах. В компьютерных
приложениях, таких как, например, подготовка текстов, данные запоминаются,
сортируются, сравниваются, перемещаются и т.д., и время на выполнение этих
операций не имеет большого значения до тех пор, пока оно удовлетворяет
конечного пользователя. В приложениях, работающих с базами данных, периодически
возникает необходимость реализации математических операций, но скорость их
выполнения не является главным фактором. В большинстве случаев при
проектировании приложений общего назначения компании производители не
концентрируют внимания на создании более эффективных программ. Прикладные
программы оказываются перегруженными различными дополнительными возможностями,
для каждого обновления которых требуется все больше памяти и нужны все более
быстрые процессоры.
С другой стороны, для цифровой обработки
сигналов важно, чтобы математические операции выполнялись быстро, и время,
требуемое на выполнение команд, должно быть известно точно и заранее. Для этого
и программа, и аппаратура должны быть очень эффективными. Быстрое выполнение
операции умножения с последующим суммированием очень важно для реализации
быстрого преобразования Фурье, цифровых фильтров реального времени, умножения
матриц, манипуляции с графическими изображениями и т.д.
Проведенное предварительное обсуждение
требований, предъявляемых к цифровым сигнальным процессорам, важно для
понимания различий между микроконтроллерами, микропроцессорами и цифровыми
сигнальными процессорами. Хотя микроконтроллеры при использовании в
промышленных устройствах управления процессами могут выполнять такие функции
как умножение, сложение, деление, они лучше подходят для приложений, где
возможности процессора по реализации ввода-вывода и управления важнее, чем
скорость. Микроконтроллеры, например семейства 8051, обычно содержат ЦП, ПЗУ,
ОЗУ, последовательный и параллельный интерфейсы, счетчики и схемы прерываний.
Микроконвертеры MicroConverter™ компании Analog Devices Inc. содержат не только
ядро, построенное по архитектуре 8051, но также высококачественные ЦАП, АЦП и
блок энергонезависимой памяти, реализованной по технологии FLASH.
Процессоры ЦОС находят применение везде, где
нужны математические вычисления в реальном масштабе времени - это коммуникации,
обработка речи, обработка изображений, обработка звука, медицина, инструменты,
анализаторы спектра, системы управления в индустрии, военная техника, системы
АBS и EPS в автомобилях, и т.д.
В настоящее время на рынок процессоров ЦОС свои
продукты предлагают несколько очень крупных фирм, таких как Lucent, Analog
Devices Inc., Motorola, Texas Instruments. Каждая из компаний выпускает
несколько семейств, среди них процессоры с фиксированной точкой, плавающей
точкой и специальные процессоры для конкретных приложений. Кроме готовых
процессоров некоторые фирмы предлагают ядра ЦОС, среди этих фирм - Analog
Devices Inc., Infineon technologies, DSP Group. Все фирмы продают процессоры
одного класса в одной ценовой категории, и если один процессор дешевле другого,
то он обычно в чём-то уступает, например, в разрядности обрабатываемых данных.
Модельный ряд фирмы Analog Devices Inc., сегодня
представлен 16-ти разрядными процессорами с фиксированной запятой семейств
ADSP-21xx и Blackfin™, 32-х разрядные процессоры с плавающей запятой SHARC®, и
процессоры, способные обрабатывать данные в различных форматах TigerSHARC®.
Кроме отдельных процессоров фирма Analog Devices Inc. Выпускает встроенные
процессоры, объединённые с кодеками.
Согласно заданию нужно реализовать быстрое
преобразование Фурье на 1024 точки, это накладывает определённые требования на
размер памяти. В общих словах, требования, предъявляемые к памяти для
N-точечного преобразования Фурье это N слов для вещественных входных данных, N
слов для мнимых данных, N слов для отсчётов синусоиды, часто называемых
коэффициентами БПФ или поворачивающими множителями и N слов для вещественных
преобразованных данных. Итого для преобразования на 1024 точки требуется память
в 4Кб слов. Кроме того, процессор должен выполнить вычисление за время, меньшее
длительности окна. Согласно теореме Котельникова частота дискретизации должна
быть не меньше удвоенной верхней частоты спектра сигнала. В нашем случае
верхняя частота сигнала составляет 10кГц, следовательно частота дискретизации
не может быть меньше 20кГц, мы выберем частоту дискретизации в 44,1 кГц -
стандартная частота формата CD. Длительность окна можно вычислить следующим
образом:
где Tо - длительность окна, - количество точек
преобразования,
Выполнение преобразования Фурье на 1024 точки
менее, чем за 23 миллисекунды.
Сравнение процессоров ЦОС ADSP2192, TMS320C5x,
DSP56000.
В задании определено использование двух
процессоров, поэтому целесообразно использование двух ядерного ЦОС ADSP2192,
имеющему два независимых ПЦОС. Хотя, если проанализировать требования к
процессору, окажется, что ресурсы ADSP2192 излишни, но если учесть, что при его
использовании нет необходимости организовывать интерфейс с устройствами
ввода/вывода, хост процессором (достаточно лишь подключить их по USB или PCI
шине), организовывать протокол арбитража многопроцессорной системы и
организовывать двухпортовую память, то чаша весов склонится в его сторону. В
таблице 1 дан сравнительный анализ однотипных процессоров различных фирм. Из
него видно, что процессор фирмы Analog Devices Inc. отвечает требованиям
технического задания. Кроме того, дополнительные ресурсы не будут лишними при
организации многоканального устройства - к процессору ADSP2192 можно подключить
три кодека (или трёхканальный кодек) AC’97 без дополнительных внешних
устройств. Избыточность ресурсов делает схему более гибкой - изменением
программного кода можно изменить алгоритм работы устройства или режимы его
работы.
Интерфейс
с внешней памятью и I/O устройствами без дополнительных аппаратных затрат
I/O-Да,
но отсутствует внешняя память
Прекрасно видно, что из представленных
процессоров только ADSP-2192 отвечает всем требованиям этих алгоритмов
(пространство ПП в каждом ядре составляет 16К слов). Кроме того, чтобы
процессоры работали при максимальных скоростях, им необходима быстрая память.
Внутренняя память как раз является оптимально быстрой. При скоростях процессора
в 25 MIPS и выше, чтобы избежать состояний ожидания (читай - потерь циклов при
каждом доступе к внешней памяти) необходима 15-ти наносекундная память или
более быстрая. Если для обеспечения интерфейса с памятью необходим дешифратор
адреса, то память должна быть ещё более быстрой, а быстрая память - это
довольно дорогое удовольствие. И ещё из перечисленных только ADSP-2192 и
TMS320C5x обладают возможностью ПДП, причём ADSP-2192 использует технологию
“cycle stealing”, позволяющей ядру выполнять любые действия, при доступе к
памяти устройств с ПДП, а процессор TMS320C5x вынужден простаивать, в
аналогичном случае.
В данном случае остановимся на самом мощном и
удобном, среди рассмотренных процессоров - на ПЦОС фирмы Analog Devices Inc.,
ADSP-2192.
2. Описание архитектуры процессоров ЦОС
семейства ADSP-219x
Семейство процессоров ADSP-219x - это
высокопроизводительные процессоры ЦОС для коммуникаций, инструментов,
управления в индустрии, обработке голоса/речи, медицине, военных применений и
т.д. Эти процессоры совместимы с предшествующими процессорами ЦОС семейства
ADSP-2100, но отличаются множеством дополнительных особенностей. Ядро ADSP-219x
совмещено с периферией на кристалле для возможности формирования завершённых
однокристальных систем (систем-на-кристалле). Внешняя для ядра (но
располагающаяся на том же кристалле) периферия содержит статическую оперативную
память (СОЗУ), интегрированную периферию ввода/вывода (I/0), таймер и
контроллер прерываний
Архитектура ADSP-219x совмещает
высокопроизводительное процессорное ядро с высокопроизводительными шинами (ПП,
ПД, ПДП). Ядро исполняет любую вычислительную команду за один цикл. Для
поддержания высокой скорости выполнения операций шины и КЭШ команд обеспечивают
быстрый, беспрепятственный поток данных к ядру.
На рисунке 1 показана детальная блок-диаграмма
процессора, иллюстрирующая следующие особенности архитектуры:
Вычислительные блоки - умножитель, АЛУ,
устройство сдвига и регистровый файл данных.
Программный секвенсер с КЭШем команд, таймер
интервалов и Генераторы Адреса Данных (ГАД1 и ГАД2).
Двухблоковая статическая оперативная память.
Внешние порты для организации интерфейса с
внешней памятью, периферией и хост-процессорами.
Процессор Ввода/Вывода (I/O) со встроенными
контроллерами ПДП, последовательными портами (SPORTы), порты последовательного
интерфейса с периферией (SPI) и порт UART.
Порт Доступа Тестирования JTAG для тестирования
и эмуляции (Порт внутрисхемного отладчика).
На рисунке 1 также показаны три шины ядра
ADSP-219x: шина Памяти Программ (ПП), шина Памяти Данных (ПД) и шина Прямого
Доступа к Памяти (ПДП). Шина ПП обеспечивает доступ и к инструкциям, и к
данным. В течение одного цикла, эти шины предоставляют процессору доступ к двум
операндам (один из ПП, и один из ПД) и одной команде (из КЭШа).
Шины соединяются с внешним портом ADSP-219x,
который обеспечивает интерфейс процессора с внешней памятью, устройствами с
отображением на память (I/O memory-mapped) и загрузочной памятью. Внешние порты
выполняют арбитраж шины и вырабатывают сигналы управления общей памяти,
глобальной памяти и устройствам ввода/вывода.
Далее показаны, современные требования к
процессорам ЦОС и на сколько ADSP-219x отвечает современным требованиям:
Быстрые, гибкие арифметические вычислительные
блоки
Быстрая, гибкая арифметика. Процессоры ЦОС
семейства ADSP-219x выполняют все вычислительные команды за один цикл. Они
обеспечивают как малый период цикла (высокая частота), так и полноценный набор
арифметических операций.
Беспрепятственный поток данных к вычислительным
блокам и от них
Беспрепятственный поток данных. Ядро ADSP-219x
имеет модифицированную Гарвардскую архитектуру, совмещённую с регистровым
файлом данных. В каждом цикле процессор ЦОС может:
Читать два значения из памяти или записать в
память одно значение
Записать до трёх значений обратно в регистровый
файл
Увеличенная точность и динамический диапазон в
вычислительных блоках
Точность, увеличенная до 40 разрядов. Процессор
ЦОС оперирует с 16-ти разрядными целым и дробным форматами
(попарно-комплементарные числа со знаком или числа без знака). Процессоры
заносят числа с улучшенной точностью в регистры результата, уменьшая ошибки
промежуточных округлений.
Сдвоенные Генераторы Адреса с возможностью
организации циркулярного буфера
Сдвоенные Генераторы Адреса. В ядре есть два генератора
адреса данных (ГАДы), которые обеспечивают непосредственную или косвенную (с
пре- и пост-изменением) адресацию. Модульные и бит-реверсивные операции
поддерживают только размещение буфера данных в пределах страницы.
Эффективная организация последовательности
программ
Эффективная организация последовательности
программ. В дополнение к организации циклов с нулевым количеством
дополнительных тактов, ядро ЦОС поддерживает быстрые установку и выход для
циклов. Циклы могут быть вложенными (восемь уровней в аппаратном обеспечении),
и могут останавливаться прерываниями. Процессоры поддерживают как задержанные
ответвления, так и ветви без задержки.
Дадим краткое описание структурной схемы
процессора, представленной на рисунке 1.
Вычислительные блоки процессора ЦОС -
арифметико-логическое устройство (АЛУ), умножитель/аккумулятор (умножитель) и
устройство сдвига выполняют численную обработку для алгоритмов ЦОС. Эти блоки
получают данные из регистров в регистровом файле данных. Команды для этих
блоков обеспечивают операции над числами в формате с фиксированной запятой.
Каждый из блоков выполняет команду за один цикл.
Вычислительные блоки выполняют различные типы
операций.
АЛУ осуществляет арифметические и логические
операции над данными в формате с фиксированной точкой. Команды АЛУ с ФТ
оперируют с 16-ти разрядными данными в формате ФТ и выдают 16-ти разрядный
результаты с ФТ. Команды АЛУ включают:
ФТ сложение с переносом, вычитание с займом,
инкремент, декремент
Логические команды И, ИЛИ, Исключающее ИЛИ, НЕ
Функции Abs, Pass, примитивы деления
Умножитель выполняет ФТ-операции умножение и
умножение с накоплением. Умножение с накоплением возможно в вариантах умножения
с накопительным сложением и умножения с
накопительным вычитанием . Команды
умножителя с ФТ оперируют с 16-ти разрядными ФТ операндами и вырабатывает 40-ка
разрядные результаты. Входные данные обработаны как целые и как дробные числа,
как числа без знака или как попарно-комплементарные числа со знаком. Команды
умножителя включают:
Умножение с накоплением, дополнительно возможно
округление
Округление, насыщение или очистка регистра
результата
Устройство сдвига обеспечивает функции
поразрядного сдвига 16-ти разрядных входных данных, выдавая 40 разрядные числа
на выход. Эти функции включают:
Получение общей экспоненты для полного блока
чисел (Expadj)
Пути для потока данных через вычислительные
блоки проходят параллельно (рисунок 2). Выход любого вычислительного блока
может служить входом для любого вычислительного блока в следующем цикле.
Пересылка данных в вычислительные блоки и из них производится через регистровый
файл данных. Регистровый файл состоит из 16 первичных и 16 второстепенных
регистров, первичные можно рассматривать как основные, а второстепенные - как
запасные. Регистровый файл соединяется с шинами данных ПП и ПД, обеспечивая
передачу данных между вычислительными блоками и памятью.
На рисунке 2 показано, что безусловные команды
умножителя, АЛУ и устройства сдвига, состоящие из одной операции, имеют
неограниченный
доступ
к регистрам данных в регистровом файле. Шина Результата позволяет
вычислительным блокам использовать любой регистр результата (MR2, MR1, MR0,
SR1, SR0 или AR) как операнд X для любой операции. Верхняя часть регистра
результата устройства сдвига (SR - Shifter Result), SR2, не может служить в
качестве обратной связи через шину результата.
Регистры MR2 и SR2 отличаются от других
регистров результата. При использовании их в качестве регистров в составе
регистрового файла, регистры MR2 и SR2 являются 16-ти разрядными регистрами,
которые могут быть использованы как операнды Х или Y для команд умножителя, АЛУ
или устройства сдвига. При использовании в качестве регистров результата (как
часть MR или SR), только 8 младших разрядов регистров MR2 и SR2 содержат данные
(старшие 8 используются как расширение для знака). Эта разница (16 разрядов как
входной регистр, 8 разрядов - как выходной) влияет на то, как программный код
может использовать регистры MR2 и SR2. Расширение для знака показано на рисунке
3.
С помощью команд пересылки, регистры данных
могут загружать регистры Блока Устройства Сдвига (Shifter Block - SB) и
Экспоненты Устройства Сдвига (Shifter Exponent - SE) (или быть загруженными из
этих регистров), но регистры SB и SE не могут быть использованы как операнды X
и Y вычислительных устройств. Регистры SB и SE служат дополнительными входными
регистрами для устройства сдвига.
Вход регистра Состояния Режима (MSTAT)
устанавливает арифметические режимы для вычислительных блоков, а регистр
Состояния Арифметики записывает состояние/условия для результатов
вычислительных операций.
У вычислительных блоков процессора ЦОС имеется
регистровый файл данных - набор регистров данных, которые пересылают данные
между шинами данных и вычислительными устройствами. Программы ЦОС используют
эти регистры как локальное хранилище операндов и результатов.
Регистровый файл показан на рисунке 2.
Регистровый файл состоит из 16 главных и 16 второстепенных (альтернативных)
регистров. Все регистры данных 16-ти разрядные.
Доступ к данным памяти программ и к данным
памяти данных для чтения их из регистрового файла или записи данных в
регистровый файл происходит по шинам ПП и ПД, соответственно. Один доступ к
шине ПП и/или один доступ к шине ПД может быть осуществлён за один цикл. Между
регистрами в файле и шинами ПП и ПД могут пересылаться данные разрядностью до
16 бит по каждой шине.
Если операция указывает один и тот же регистр и
как входной, и как выходной, то чтение происходит в течение первой половины
цикла, а запись - во второй. При этом процессор использует старые данные как
операнд перед тем, как обновить значение регистра новым значением
(результатом). Если имеет место запись нескольких значений на одну позицию в
один цикл, записывается значение операции с высшим приоритетом. Процессор ЦОС
определяет приоритет на запись по типу операции; приоритеты от высшего к
низшему:
Операции пересылок: регистр-регистр,
регистр-память или память-регистр
Вычислительные операции: АЛУ, умножитель или
устройство сдвига
Программный секвенсер процессора ЦОС управляет
ходом программы, постоянно обеспечивая адрес следующей команды, которая будет
выполняться другими частями процессора ЦОС. В основном ход программы в процессоре
ЦОС линейный с последовательным выполнением команд процессором. Этот линейный
поток иногда изменяется, когда программа использует непоследовательные
программные структуры. Непоследовательные структуры направляют процессор ЦОС на
выполнение команды, которые находятся не по следующему адресу. Эти структуры
включают:
Циклы. Одна последовательность инструкций
выполняется несколько раз с близким к нулю количеством лишних циклов.
Подпрограммы. Процессор прерывает
последовательный ход, чтобы выполнить команды из другой части памяти программ.
Переходы. Ход программы перемещается в другую
часть памяти программ.
Прерывания. Подпрограммы, в которые события в
которые события переключают выполнение программы.
«Ленивый» режим. Команда, которая заставляет
процессор прекратить операции. Процессор находится в этом состоянии до
появления прерывания. Затем процессор обслуживает прерывание и продолжает
нормальное функционирование.
Секвенсер управляет выполнением этих программных
структур, путём выборки следующей команды. Как часть этих процессов секвенсер
выполняет следующие задания:
Обычно секвенсер осуществляет выборку команды из
памяти в каждом цикле. Иногда, ограничения шины не позволяют некоторым данным и
командам быть выбранными в один цикл. Для уменьшения этих ограничений,
процессор ЦОС имеет КЭШ команд.
Когда процессор ЦОС выполняет команду, которая
требует доступа к данным по шине данных ПП, возникает конфликт, потому что
секвенсер использует шину данных ПП для выборки команд.
Когда пересылка данных по шине ПД нуждается в
доступе к тому же блоку памяти, из которого процессор ЦОС осуществляет выборку
команд, возникает конфликт блока, потому что только одна шина может получить
доступ к блоку в один момент времени.
Для избежания конфликтов шин и блоков процессор
ЦОС помещает эти команды в КЭШ, уменьшая тем самым задержки. Работа КЭШа не
требует вмешательств, за исключением случаев включения и отключения КЭШа.
В первый раз, когда процессор ЦОС встречается с
конфликтом выборки, процессор должен ждать, чтобы выбрать команду в следующем
цикле, что вызывает задержку. Процессор ЦОС автоматически записывает выбранную
команду в КЭШ, чтобы предотвратить такую задержку в будущем.
Секвенсер проверяет КЭШ команд при каждом
доступе к данным в ПП или конфликте блока. Если необходимая команда в КЭШе,
выборка из КЭШа производится параллельно с доступом к данным в памяти программ,
не вызывая никакой задержки.
Генераторы адреса данных (ГАДы) генерируют
адреса для пересылок данных в и из ПД и ПП. Генерируя адреса, ГАДы позволяют
программам обращаться к адресам косвенно, используя регистры ГАДа вместо
абсолютного адреса. Архитектура ГАДов поддерживает некоторые функции, которые
минимизируют количество дополнительных тактов в программах доступа к данным.
Эти функции:
Выдача адреса и пост-модификацию - обеспечивает
адрес в течение пересылки данных и автоматически изменяет хранившийся адрес для
следующей пересылки.
Выдача предизменённого адреса - обеспечивает
изменённый адрес в течение пересылки данных без изменения хранившегося адреса.
Изменение адреса - изменяет адрес без пересылки
данных.
Бит-реверсия адреса - обеспечивает
бит-реверсивный адрес в течение пересылки данных без реверсии хранившегося
адреса.
В ГАДах есть пять типов регистров. Эти регистры
хранят значения, которые ГАД использует для генерирования адресов. Ниже описаны
эти типы регистров:
Индексные регистры (I0-I3 для ГАД1 и I4-I7 для
ГАД2). Индексный регистр содержит адрес и действует как указатель на ячейку
памяти. Например, ГАД интерпретирует синтаксис DM(I0) и PM(I4) в команде как
адреса.
Регистры изменения (M0-M3 для ГАД1 и M4-M7 для
ГАД2). Регистр изменения обеспечивает инкремент или размер шага на который
пред- или пост-изменяется в течение пересылки. Например, команда dm(I0+=M1)
заставляет ГАД выдать адрес из регистра I0, затем изменить содержимое I0,
используя регистр M1.
Регистры длины и базовые регистры (L0-L3 и B0-B3
для ГАД1 и L4-L7 и B4-B7 для ГАД2). Регистры длины и базовые регистры
устанавливают диапазон адресов и начальный адрес для циклического буфера.
Регистры Страницы Памяти ГАДа (DMPG1 для ГАД1 и
DMPG2 для ГАД2). Регистры страниц устанавливают старшие 8 разрядов адреса для
доступа к памяти; 16-ти разрядные индексные и базовые регистры содержат младшие
16 разрядов.
Большинство микропроцессоров использует одну
шину адреса и данных для доступа к памяти. Этот тип архитектуры памяти
называется Фон Неймановской (Von Neumann) архитектурой. Но ЦОС требует большей
пропускной способности, чем может позволить Фон Неймановская архитектура,
поэтому множество процессоров ЦОС использует архитектуры памяти, в которых
имеются раздельные шины для хранения данных и программ. Две шины позволяют
процессору ЦОС получать слова данных и команд одновременно. Этот тип
архитектуры памяти назван Гарвардской (Harvard) архитектурой.
Семейство процессоров ADSP-219x делает шаг
вперёд, используя модифицированную Гарвардскую архитектуру. Эта архитектура
имеет шины программ и данных, но обеспечивает одно, унифицированное адресное
пространство для хранения программ и данных. Шина ПД несёт только данные, а
шина ПП может передавать и команды, и данные, позволяя получать двойной доступ
к данным.
Ядро ЦОС и периферия с возможностью ПДП
разделяют доступ к внутренней памяти. Каждый блок памяти может быть доступен
для ядра ЦОС и периферии с возможностью ПДП в каждом цикле, но передача ПДП
задерживается, если доступ к памяти осуществляется одновременно с ядром ЦОС.
Если процессор пытается получить два доступа к
одному блоку памяти в один цикл, может возникнуть конфликт доступа к памяти.
Когда возникает конфликт, возникает дополнительный цикл. Сначала завершается
доступ шины ПД, затем, в следующем (дополнительном) цикле завершается доступ
шины ПП.
В течение двойного доступа к данным за один
цикл, ядро процессора
использует независимые шины ПП и ПД для
одновременного доступа к данным из обоих блоков памяти. Хотя двойные доступы к
данным обеспечивает лучшую пропускную способность, существуют некоторые
ограничения на их использование. Ограничения на двойные доступы к данным за
один цикл:
Две части данных должны выбираться из разных
блоков памяти.
Если ядро пытается получить доступ к двум словам
в одном блоке памяти (по одной шине) в одной команде, нужен дополнительный
цикл.
Выполнение доступа к данным не может
конфликтовать с операцией выборки команды.
Если КЭШ содержит конфликтующую команду, доступ
к данным совершается за один цикл, а секвенсер использует «заКЭШированную»
команду. Если конфликтующая команда не в КЭШе, требуется дополнительный цикл
для совершения доступа к данным и помещения в КЭШ конфликтующей команды.
Эффективное использование памяти основывается на
том, как программа и данные расположены в памяти и зависит от того, как
программа осуществляет доступ к данным.
Процессор Ввода/Вывода (Процессор I/O).
Процессор Ввода/Вывода управляет Прямым Доступом
к Памяти (ПДП) процессора ЦОС через внешний порт, хост порт, последовательный,
SPI и UART порты. Каждая ПДП операция передаёт полный блок данных. Управляя
ПДП, процессор Ввода/Вывода позволяет программе осуществлять пересылку данных,
как фоновую задачу, пока ядро процессора используется для других операций ЦОС.
Архитектура процессора Ввода/Вывода поддерживает некоторые операции ПДП. Эти
операции включают следующие типы передач:
Память ´ Память или
периферия с отображением на память
Память ´ Последовательный
порт Ввода/Вывода
Память ´
Serial Peripheral Interface (SPI) порт
Ввода/Вывода
Внешний Порт процессора ЦОС расширяет шины
адреса и данных вне кристалла. Используя эти шины и внешние линии управления,
внешние системы могут осуществлять интерфейс процессора ЦОС с внешней памятью
или с периферией с отображением на память.
Интерфейс Хост Порта - это 8-ми или 16-ти
разрядное асинхронное ведомое устройство, соединённое с внешним хост
процессором.
Основной путь использования этого устройства -
обеспечение внешнего хост процессора прямым доступом к пространству памяти,
загрузочному пространству и пространству Ввода/Вывода процессоров ADSP-219Х.
Процессор ADSP-219Х действует как ведомый, поддерживающий и отвечающий на
доступы ведущих устройств, подключённых к хост порту. Ведущим хост процессором
может быть микроконтроллер, FGPA, или другой процессор ЦОС.
Процессор ADSP-2191 имеет три независимых,
синхронных последовательных порта (SPORT0, SPORT1 и SPORT2), которые обеспечивают
интерфейс Ввода/Вывода к широкому спектру периферийных последовательных
устройств (SPORTы обеспечивают только синхронную последовательную передачу
данных; процессор ADSP-2191 обеспечивает асинхронную передачу по протоколу
RS-232 через UART). Каждый SPORT - это дуплексное устройство, способное к
одновременной передаче данных в обоих направлениях. Каждый SPORT имеет одну
группу выводов (данные, тактирование, синхронизация структуры) для передачи и
второй на
Похожие работы на - Использование специализированных микропроцессоров Курсовая работа (т). Информатика, ВТ, телекоммуникации.
Реферат: Система правового регулирования договора перевозки
Курсовая работа: Предпринимательская этика и этикет
Методы Анализа Финансовой Отчетности Реферат
Реферат по теме Этикет и этика деловых отношений
Дипломная работа по теме Влияние информационной системы на организационную структуру фирмы
Дипломная работа: Юридическая основа договора строительного подряда
Сочинение Жизнь Среди
Доклад по теме Оксфордские Провизии
Курсовая работа по теме Расчет экономических показателей деятельности организации. Оборотные фонды предприятия и пути улучшения их использования
Примеры Декабрьского Сочинения По Всем Направлениям
Реферат: Мидель-шпангоут сухогрузного судна
Курсовая работа по теме Проектирование пассажирского вагона
Реферат по теме Современные теории получения экологически чистой энергии
Реферат: Коэволюционная парадигма. Скачать бесплатно и без регистрации
Реферат: Canterbury Tales Characters Essay Research Paper The
Курсовая работа по теме Информационная безопасность фирмы, занимающейся производством мебели
Реферат: Право в Византии в эпоху латинского владычества
Дипломная работа по теме Психологический портрет серийного преступника
Ответ на вопрос по теме Вопросы по алгебре
Фипи Сочинение По Литературе 2022 2022
Реферат: Христианское вероучение
Реферат: Равновесие монополии в долгосрочном периоде. Последствия хозяйствования монополий. Монополия и эффективность
Курсовая работа: Обращенная газовая хроматография: физико-химические основы метода, применение, современное аппаратурное оформление