7.2
Логические элементы и типовые узлы ЭВМ.
1. Классификация элементов и узлов ЭВМ.
ЭВМ может быть представлена как совокупность узлов, а каждый узел - как совокупность элементов.
Элемент - это наименьшая функциональная часть, на которую может быть разбита ЭВМ при логическом проектировании и технической реализации.
По функциональному назначению элементы ЭВМ могут быть разделены на:
- логические (реализующие одну из функций алгебры логики);
- запоминающие (для хранения одноразрядного двоичного числа);
- вспомогательные (для формирования и генерации импульсов, таймеры, элементы индикаторов, преобразователи уровней и т.п.).
По типу сигналов:
- аналоговые;
- цифровые.
По способу представления входных и выходных сигналов:
- потенциальные;
- импульсные;
- импульсно-потенциальные.
Узел - совокупность элементов, которая реализует выполнение одной из машинных операций.
Различают два типа узлов ЭВМ:
Содействие в подборе финансовых услуг/организаций
Откройте торговый счет вFxPro™
- комбинационные;
- накапливающие (с памятью).
В свою очередь комбинационные узлы включают сумматоры, схемы сравнения, шифраторы, дешифраторы, мультипликаторы, программируемые логические матрицы и т.д.
Накапливающие узлы - триггеры, регистры, счётчики и т.п.
В цифровых устройствах переменные и соответствующие им сигналы изменяются не непрерывно, а лишь в дискретные моменты времени. Временной интервал между соседними моментами времени называется тактом.
Информация в элементах ЭВМ может обрабатываться в последовательном или параллельном коде. При последовательном коде каждый временной такт предназначен для обработки одного разряда слова. При этом все разряды слова фиксируются по очереди одним и тем же элементом.
При параллельной обработке информации код слова развертывается не во времени, а в пространстве, т.к. значения всех разрядов обрабатываются одновременно за один такт.
ЭВМ 3-го поколения строились на основе базовых логических элементов(ЛЭ). Например, И-НЕ или ИЛИ-НЕ. Важнейшими характеристиками любого базового логического элемента является быстродействие и потребляемая мощность.
Система связи и вызова персонала
В зависимости от рассеиваемой мощности различают следующие ЛЭ:
- микроватные Р до 300 мкВт;
- маломощные Р до 3 мВт;
- средней мощности Р до 30 мВт;
- мощные Р свыше 30 мВт.
По величине среднего времени задержки ЛЭ разбиваются на группы:
- низкое быстродействие tз > 50 нс , Р = 0,01-1 мВт;
- среднее быстродействие tз = 10-50 нс , Р = 1-10 мВт;
- высокое быстродействие tз = 5-10 нс , Р = 10-50 мВт;
- сверхвысокое быстродействие tз < 5 нс , Р = 50-1000 мВт.
Каждый ЛЭ кроме того характеризуется величиной напряжения, соответствующим уровням логических ''0" и ''1" , коэффициентом объединения по входу, коэффициентом разветвления по выходу.
ЛЭ объединяются в группы (серии) интегральных микросхем, например, серии К155 , К500 , К176 и др. Для всех ЛЭ повышение быстродействия сопровождается ростом энергопотребления, а повышение плотности размещения элементов на кристалле - снижением быстродействия.
Узлы комбинированного типа.
Сумматор. Для понимания принципов построения и функционирования сумматора рассмотрим пример сложения двоичных чисел:
В каждом i разряде одноразрядный сумматор должен формировать сумму Si и перенос в старший разряд.
Различают полусумматор HS (не учитывает сигнал переноса) и полный сумматор SM (учитывает сигнал переноса).
Полусумматор Полный сумматор Многоразрядный сумматор
ART SYSTEM: караоке решения AST
Хi – входы
Si – выходы
Рi – перенос
Кодепреобразователь – это комбинационное устройство (КУ), имеющее m входов и nвыходов и преобразующее входные m-разрядные двоичные числа в выходные n-разрядные.Чаще всего используются 2 вида - шифраторы и дешифраторы.
Дешифратор (ДС) - это КУ с m-входами и выходами, формирующие ''1'' только на одном из выходов, десятичный номер которого соответствует входной десятичной комбинации. Работа ДШ задается таблицей истинности .
Шифратор (СД) - решает обратную приведенной раньше задаче.
Мультиплексор (MUX) - это КУ, которое осуществляет коммутацию одного из своих входов Х на единственный выход У. Подключение входа к выходу , как правило , осуществляется в момент подачи на синхронизирующий вход с тактового импульса , а номер подключаемого к выходу входа определяется адресным кодом , подающимся на адресные входы мультиплексора А.
Tateos – скрипт на квест ТТ рецев
0+
Демультиплексор (ДМХ) решает обратную задачу.
Обозначение MUX, ДМХ приведено на рисунке:
Коммутатор - это КУ с mвходами и nвыходами, которое по заданным адресам А входа и B выхода соединяет между собой требуемые вход и выход.
Программируемая логическая матрица - универсальная комбинационная схема для преобразования входного n-разрядного двоичного кода в выходной m-разрядный код по заданной таблице истинности . Широко используются в устройствах управления микропроцессоров .
Схемы сравнения - необходимы для организации ветвящихся процессов обработки данных и т.д. (см. рис.).
Содействие в подборе финансовых услуг/организаций
Откройте торговый счет вFxPro™
Узлы накапливающего типа .
В качестве запоминающих элементов ЭВМ используются триггеры или устройства на основе магнитных материалов.
Триггер - это конечный автомат, который обладает двумя устойчивыми состояниями и под воздействием управляющего сигнала переходит из одного состояния в другое.
По функциональному назначению различают RS , Т , JK , D - триггеры, комбинированные RST-триггеры , JKRS , DRS -триггеры и т.п. При этом применяют обозначения S , R - входы для раздельной установки триггера в состояние "1"(S) и "0"(R) .
Т - счетный вход триггера.
J, k - входы для раздельной установки Jk триггера в состояние "1" (J) и "0" (k).
Гайки в Узбекистане
D - вход для установки триггера в состояние "1" или "0" с временной задержкой относительно момента появления информационного сигнала.
С - вход синхронизации.
Состояние триггера определяется сигналом Q на его прямом выходе. Законы функционирования триггеров задаются таблицами переходов с компактной записью, при которой в столбце состояний может быть указано, что новое состояние совпадает с предыдущим либо является его отрицанием.
Рассмотрим RS - триггер. Асинхронный (не синхронизируемый) RS - триггер на интегральных элементах ИЛИ - НЕ приведен на рисунке:
Триггер образуется из 2-х элементов ИЛИ - НЕ, соединенных таким образом, что возникают положительные обратные связи, благодаря которым в устойчивом состоянии выходной транзистор одной из схем ИЛИ - НЕ закрыт, а другой открыт.